微机原理与接口技术作者何珍祥第2章典型微处理器课案.pptVIP

2.2.3 8086 CPU的时序 1. 系统的复位和启动 2. 最小模式系统总线周期时序 （1）读/写总线周期 读/写总线周期指CPU通过外部总线完成从存储器或外设端口读/写一次数据所需要的时钟周期。 8086 CPU读/写总线周期时序如下图所示。 (a)最小模式下8086总线读操作时序图 在下降沿将地址锁存在8282 有效 地址指向内存单元 CPU接收8286发送的数据 (b)最小模式下8086总线写操作时序图 （2）总线保持 总线保持：在最小模式系统中，如果CPU以外的其他模块（如DMA控制器）需要占用总线，就会向CPU提出请求。CPU接受到请求后，如果同意让出总线控制权，就会向请求模块发出响应信号，由请求模块占用总线，请求模块使用完总线后再将总线控制权还给CPU。8086 CPU为此专门设置了一组控制线HOLD和HLDA。 3. 最大模式系统总线周期时序 （1）读总线周期 （2）写总线周期 （3）总线保持 8086、8087和8089都设有两个双重功能引脚。其中的任一个既可以用来传送总线保持请求，也可以发总线保持响应信号和总线释放脉冲。 CPU在每个时钟周期的上升沿检测，若采样到其中一个有低电平有效信号，就表明有处理器提出总线保持请求 。 2.3 80X86/Pentium系列CPU技术