数字电子技术作者初玲第21次课异步计数器及N进制计数器课案.pptVIP

异步二进制计数器 异步十进制计数器 N进制计数器 同步计数器的分析 退出 21.1.1异步二进制加法计数器 控制触发器的CP端,只有当低位触发器Q由1→0(下降沿) 时,应向高位CP端输出一个进位信号（有效触发沿）,高 位触发器翻转，计数加1。 由JK触发器组成4位异步二进制加法计数器 JK触发器都接成T’触发器，下降沿触发。 1.逻辑电路图： （2）驱动方程 （1）时钟方程 （3）输出方程 （4）状态方程 异步置0端 2. 工作原理 上加负脉冲，各触发器都为0状态， 即Q3Q2Q1Q0＝0000状态。在计数过程中，为高电平。只要低位触发器由1状态翻到0状态，相邻高位触发器接收到有效CP触发沿，T′的状态便翻转。 3. 状态转换顺序表 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 1 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0