第二章-可编程逻辑器件.ppt.ppt

逻辑阵列块 LAB _Logic Array Block LAB由8个LE、 LAB控制信号及LAB局部互连线组成。 4种全局信号：Clock、Preset、Clear、OE 高速、低偏移 全同步化设计 逻辑单元（ LE ） LE(Logic Element) 是FLEX10K 结构中的最小单元。 1、查找表（LUT） 2、可编程寄存器 进位链 专用高速数据通道。LE之间约0.2ns 高速向前进位。 用于：高速计数器、任意位数加法器、比较器等 n+1个LE实现 n位全加器 LUT分成两部分： “和” “进位” 进位链操作 级联链 专用高速数据通道。用相邻的多个 LUT 分别计算 函数的各个部分，实现高扇入的逻辑函数。 n个LE实现4n 个变量的函数 级联链操作 快速通道互连（Fast Track） FLEX 10K 器件的互连资源 Fast Track组成： 行连线带、 列连线带 特点： 快速、布线延迟可预测,但灵活性稍差。 I/O单元 （IOE—Input Output Element） FLEX10K器件I/O（IOE） IOE包含一个双向I/O缓冲器和一个寄存器。 第三节、边界扫描测试技术 背景：微电子技术、微封装技术和印制板制造技术不断发展，制电路板变得越来越小，密度越来越大，复杂程度越来越高。 BST技术优点： 1、方便芯片的故障定位，能迅速准确的测试两个芯片管脚的连接是否可靠，提高测试检验效率。 2、具有JTAG接口的芯片，内置一些预先定义好的功能模式，通过边界扫描通道来使芯片处于某个特定的功能模式，以提高系统控制的灵活性，方便系统设计。 说文解字 一种应用于数字集成电路器件的测试性结构设计方法 边界： 测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。 扫描： 连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“0”和“1”组成的各种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。 * BST方法 边界扫描测试是通过在芯片的每个I/O引脚附加一个边界扫描单元(BSC—Boundray Scan Cell)以及一些附加的测试控制逻辑实现的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道：测试数据通道和正常数据通道。 边界扫描单元BSC的连接图 核心逻辑 在正常工作状态：输入和输出数据可以自由通过每个BSC，正常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动的通道：对于输入的IC管脚，可以选择从NDI或从TDI输入数据；对于输出的IC管脚，可以选择从BSC输出数据至NDO，也可以选择从BSC输出数据至TDO。 边界扫描单元能够迫使逻辑追踪引脚信号，也能从引脚或器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移入边界扫描单元，捕获的数据串行移出。 * 边界扫描测试应用示意图 采用FPGA/CPLD等新型可编程器件进行数字系统设计，不仅使设计的电子产品达到微型化、高集成化和高可靠性，而且开发周期短、成本低、风险小。在高速数字系统、高可靠性电子系统、信号处理、通信等领域，采用EDA技术和相应的工具软件大大提高了系统设计的工作效率，具有其它单片机、处理器不可替代的地位。这也是要求当今电子信息类专业人员所必备基本技能。 第四节、基于FPGA/CPLD 的数字系统设计基础 数字系统是指对数字信息进行存储、传输、处理的电子系统，根据数字系统的功能要求，将整个系统分为两个模块： 数据处理子系统和控制子系统。 数据处理子系统主要完成数据的采集、存储、运算和传输，主要由存储器、运算器、数据选择器等逻辑电路组成。在控制子系统（或称控制器）发出的控制信号作用下，数据处理子系统与外界进行数据交换。 一、数字系统的基本设计模型 主要的PLD供应商 Altera: 九十年代以后发展很快，是最大的可编程