10电-第3章-3.1组合电路的VHDL描述+VHDL结构课件.pptVIP

CPLD/FPGA技术与应用 第 3 章 VHDL设计初步 硬件描述语言 硬件描述语言HDL指可以描述硬件电路的功能、信号连接关系及定时关系的一种语言。 HDL的特点：借鉴高级编程语言的功能特性对硬件电路的行为和结构进行高度抽象化和规范化的描述；同时，还可以对硬件电路的设计进行不同层次、不同领域的模拟验证和综合优化等处理，从而使硬件电路的设计达到高度自动化。 VHDL：超高速集成电路硬件描述语言。 数字电路 数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。 组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。 3.1 组合电路的VHDL描述 3.1.1 2选1多路选择器及其VHDL描述 P63【例3-1】 --IEEE库的使用说明 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; --实体mux21a的说明 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; --