数字电子技术卢庆林第三章课件教学.pptVIP

第三章 组合逻辑电路分析与设计 第一节 组合逻辑电路分析与设计 第二节 常用组合逻辑电路 第三节 组合逻辑电路的竞争与冒险现象本章小结 6. 译码器的应用 (1)用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 举例：试用译码器设计一个一位全加器电路 （2）用二进制译码器实现码制变换 十进制码 8421码 十进制码 余3码 十进制码 2421码 （3）数码显示电路的动态灭零 本节小结 　 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 1.一位数值比较器 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得一位数值比较器的真值表。 四、数值比较器 逻辑表达式 逻辑图 2.四位数值比较器 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A‘与B’的比较结果，A‘B’、A‘B’和A‘=B’（级联输入端）。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。 逻辑图 集成数值比较器 3.比较器的级联与扩展 74LS85 逻辑功能动画演示 TTL电路：最低4位的级联输入端A＇B＇、 A＇B＇和A＇=B＇ 必须预先分别预置为0、0、1。 CMOS电路：各级的级联输入端A＇B＇必须预先预置为0 ，最低4位的级联输入端A＇B＇和A＇=B＇ 必须预先预置为0、1。 例1：七位二进制数比较器。（采用两片85） （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L 74LS85 （AB）L （AB）L AB A=B AB A1 B1 A0 B0 A3 B3 A2 B2 （A=B）L 74LS85 (1) (2) a3 a2 a1 a0 a6 a5 a4 A b3 b2 b1 b0 b6 b5 b4 B 高位片 低位片 必 接 好 “1” 例2：设计三个四位数的比较器，可以对A、B、C进行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若AB AC，则A最大；若AB AC，则A最小。 可以用两片74LS85实现。 A=B=C A最大 A最小 （AB）L （AB）L AB A=B AB C1 C0 C3 C2 （A=B）L （AB）L （AB）L AB A=B AB B1 B0 B3 B2 （A=B）L 1 1 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 B1 B0 B3 B2 A1 A0 A3 A2 本节小结 　 在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 　 利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。　 1. 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中,选择哪１路输出。 五、数据选择器 逻辑图 2.集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 观看74LS153讲解 集成8选1数据选择器74LS151 74LS151的真值表 3.数据选择器的扩展 4. 用数据选择器实现逻辑函数 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成