数字电子技术基础赵莹CH4CH43课件教学.pptVIP

* * * 组合逻辑电路 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 4.3 加法器 4.3.1半加器和全加器 1. 半加器 两个 1 位二进制数相加不考虑低位进位。 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 真 值 表 函数式 A+B = S (和) ? CO (进位) 逻 辑 图 逻 辑 符 号 半加器 S A B =1 CO 2. 全加器 两个 1 位二进制数相加，考虑低位进位。 A + B + Ci ( 低位进位 ) = S ( 和 ) ? CO ( 向高位进位 ) 1 0 1 1 --- A 1 1 1 0 --- B + --- 低位进位 1 0 0 1 0 1 1 1 1 真 值 表 A B Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S CO A B Ci S C 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 --- S 高位进位← 0 表达式 逻辑图 用与门、或门和异或门实现 逻辑符号 【例4－7】试用2个一位半加器和基本逻辑门电路（与、或、非）实现一位全加器。 解： 按以上公式可用2个一位半加器和一个或门来实现，如图所示。 3. 集成全加器 TTL：74LS183 CMOS：C661 双全加器 74LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F 1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Si 地 1Ci 1 2 3 4 5 6 7 14 13 12 11 10 9 8 C661 VDD 2Ai 2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai 1Bi VSS 4.3.2 加法器（Adder） 实现多位二进制 数相加的电路 1. 4 位串行进位加法器 特点： 电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均 传输延迟时间 C0 S0 B0 A0 C0-1 CO S CI C1 S1 B1 A1 CO S CI C2 S2 B2 A2 CO S CI C3 S3 B3 A3 CO S CI 2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。 … 特点 优点：速度快 缺点：电路比较复杂 逻辑结构示意图 集成芯片 CMOS：CC4008 TTL：74283 74LS283 超前进位电路 Σ S3 Σ S2 Σ S1 Σ S0 CO A3 B3 A2 B2 A1 B1 A0 B0 CI CI CI CI CI 【例4－8】试用4位超前进位加法器CT74LS283实现8421BCD码到余3码的转换。 解：余3码是在8421BCD码的基础上加3（0011）得到的，因此把一组4位二进制输入端接8421BCD码，另一组4位二进制输入端接0011即可，电路如图所示。 馋死 PPT研究院 POWERPOINT ACADEMY * 组合逻辑电路 * *