数字电子技术王仁道主编李峰泉王英楠副主编杨永生主审第5章课件教学.pptVIP

5.4 同步时序电路的设计 设计步骤：状态图→真值表→化简得出次态表达式、 激励函数和输出表达式→按指定的触发器 画出电路图。 数字电子技术 第5章 时序逻辑电路 5.4.1 莫尔型同步时序电路设计举例 【例5-8】 用JK触发器设计一个十进制增量计数器。 解：第一步：确定需要的JK触发器个数 由 ≥N， N=10，可得 =4，需4个JK触发器 数字电子技术 第5章 时序逻辑电路 第二步：确定状态图 数字电子技术 第5章 时序逻辑电路 × × × × × 1 1 1 1 × × × × × 0 1 1 1 × × × × × 1 0 1 1 × × × × × 0 0 1 1 × × × × × 1 1 0 1 × × × × × 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 第三步： 列真值表 Z 数字电子技术 第5章 时序逻辑电路 第四步：求各次态方程 分别按 和 项分区域来化简。 × × 1 × × × × 1 00 10 11 01 00 10 11 01 化简 （同理可化简 、 、 ） 数字电子技术 第5章 时序逻辑电路 、 分区域化简得 = + = + + = + = + = 数字电子技术 第5章 时序逻辑电路 可得各激励函数分别为 1 1 数字电子技术 第5章 时序逻辑电路 × × 1 × × × × 10 11 01 00 10 11 01 00 第五步：输出函数 的化简 = 数字电子技术 第5章 时序逻辑电路 第六步：画逻辑电路图 数字电子技术 第5章 时序逻辑电路 第七步：检查自启动能力 ①求1010～1111这6个状态的次态。 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 1 0 1 0 1 数字电子技术 第5章 时序逻辑电路 ②画全部状态迁移图，具有自启动能力。 1 2 3 4 Q Q Q Q 1110 1111 0000 1001 0001 0010 1000 0111 0011 0100 0110 0101 1101 1100 1011 1010 数字电子技术 第5章 时序逻辑电路 【例5-9】 已知某计数器的工作时序图如图所示，用JK触发 器设计该电路。 CP 1 2 3 4 5 6 7 1 Q 2 Q 3 Q Z 0 0 1 0 1 1 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 0 数字电子技术 第5章 时序逻辑电路 解：状态迁移图 数字电子技术 第5章 时序逻辑电路 状态表 0 1 1 0 1 1 1 0 1 1 1 0 1 1 × × × × 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 × × × × 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 Z 数字电子技术 第5章 时序逻辑电路 用卡诺图进行 分区化简。 、 1 × × 1 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 × × 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 1 1 × 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 化简 1 1 1 × × 1 0 1 10 11 01 00 n Q 3 n Q 1 n Q 2 Z 化简 × 数字电子技术 第5章 时序逻辑电路 各级触发器的次态方程及进位方程为 = = = 激励方程为 数字电子技术 第5章 时序逻辑电路 画出逻辑电路图 数字电子技术 第5章 时序逻辑电路 检查自启动能力， 无自启动能力。 数字电子技术 第5章 时序逻辑电路 解决方法：①切断无效循环，强迫进入某有效状态； ②根据新的状态图，列出真值表， ③用卡诺图进行分区化简得次态方程和输出方程为 = = = 数字电子技术 第5章 时序逻辑电路 新激励方程为 具有自启动能力的逻辑电路 000 1 2 3 Q Q Q 100 110 10