集成电路设计与项目应用张红模块二课件教学.pptVIP

项目名称：三极管非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、二极管的导电特性分析 任务二、双极型晶体三极管的开关特性分析 任务三、三极管的非门电路设计 任务四、双极型晶体管的版图设计 任务4.1 划分隔离区（岛） 任务4.2几何对称设计 任务4.3 热对称设计 任务4.4 图形尺寸选择设计 任务五、双极性晶体管的图形设计 任务5.1一般双极性晶体管的设计 任务5.2多发射极晶体管的设计 任务5.3集成电路中的PNP管设计 任务六、在Cadence环境中设计三极管非门的电路图及版图 思考题 项目名称：TTL与非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、二输入端TTL与非门电路分析 任务二、三输入端TTL与非门电路分析 任务三、TTL与非门的外特性与参数分析 任务3.1 电压传输特性分析 任务3.2主要参数分析 任务四、在Cadence环境中设计二输入TTL与非门的电路图及版图 任务4.1 在Cadence环境中设计二输入TTL与非门的电路 任务4.2 在Cadence环境中设计二输入TTL与非门的版图 思考题 项目名称：TTL或非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、二输入端TTL或非门电路分析 任务二、另一种类型的TTL或非门电路分析 任务四、在Cadence环境中设计二输入TTL或非门的电路图及版图 任务6.1 在Cadence环境中设计二输入TTL或非门的电路 任务4.2 在Cadence环境中设计二输入TTL或非门的版图 思考题 掌握二输入端TTL或非门的电路的原理 1 能分析不同类型的TTL或非门的电路的原理 2 能分析由TTL或非门组成R-S锁存器的原理 3 能在Cadence/Tanner环境中设计二输入TTL或非门的电路并进行仿真验证 4 能在Cadence/Tanner环境中设计二输入TTL或非门的版图并进行仿真验证 5 二输入端TTL或非门的电路 1 其它类型的TTL或非门的电路 2 在Cadence/Tanner环境中设计二输入TTL或非门的电路并仿真验证 4 能在Cadence/Tanner环境中设计二输入TTL或非门的版图并仿真验证 5 由TTL或非门组成的R-S锁存器电路 3 图2-25 二输入端TTL或非门典型电路 图中 和 所组成的电路和T1、T2、R1组成的 电路完全相同。T1、 为输入级；T2和 的两个 集电极并接，两个发射极并接，组成中间级；T3、 T4和D3管组成推拉式输出级。 当A为高电平时，T2和T3同时导通， T4截止，输出 Y为低电平。当B为高电平时， 和 T3同时导通而 T4 截止，输出Y也为低电平。只有A、B都为低电平时， T1和 为低电平。管的基极均被钳制在0.7V左右， 所以T2、 和T3同时截止，这时 T4、D3管导通， 从而使输出成为高电平（3.6V左右）。因此， Y和A、B间为或非关系，即 可见，或非门中的或逻辑关系是通过将 T2和 两个三极管的输出端并联来实现的。由于或非门的 输入端和输出端电路结构与反向器相同，所以输入 特性和输出特性也也反向器一样。 图 2-26 二输入TTL或非门电路 若两输入端为低电平，则 和 均截止，T3 导通， T4截止，输出为高电平。若A、B中有一个为高电平， 则 或 将饱和，T3截止，T4导通，输出为 低电平。 任务三、由TTL或非门组成R-S锁存器电路分析 图 2-27 由或非门组成的R-S锁存器 门G1、G2交叉耦合，其输出端即为锁存器的Q和 端，输入端则为R、S（R-S锁存器也称R-S触发 器）。锁存器的工作原理如表2-1分析。 × 1 1 1 0 1 0 1 0 0 0 R S 表2-1 R-S锁存器的真值表 图2-16 二输入端TTL与非门电路 该电路由输入级、中间级和输出级三部分组成。 输入级由多发射极三极管T1和二极管D1和D2构成。 其中T1的发射结可看成是与集电结背靠背的两个二 极管，如图2-17所示。D1和D2为输入保护二极管， 限制输入负脉冲。中间级由T2构成，其集电极和发 射极的信号相位相反，分别驱动T3和T4。T3、T4 和D3构成推拉式输出。 图2-17 多发射极BJT及其等效电路 假定TTL电路输入信号高电平为3.6V，低电平为0.3V， 三极管的饱和压降 当 电源 通过电阻 使 的集电结和 、 的发射结导通，故 ， 的两个发射结反向偏置，多发射极管 处于倒置 运用状态。由此 集电极电位 故T3和D3截止， 使T4的集电极电流近似为零， T4