数字逻辑实验-集成译码器及其应用课案.docVIP

武汉大学计算机学院教学实验报告 课程名称 数字逻辑 成 绩 教师签名 实验名称 集成译码器及其应用 二进制并行加法器 实验序号 04 实验日期 2013 6 13 姓 名 徐佩 学 号 2012301500163 专 业 计算机科学与技术 年级-班 2012级计科5班 实验目的及实验内容 （本次实验所涉及并要求掌握的知识；实验内容；必要的原理分析） 小题分： 实验一： 一、实验目的 1. 了解二进制译码器的功能。 2. 熟悉集成译码器的应用方法。 3. 熟悉集成译码器的扩展方法。 二、实验原理 74LS138为二进制3-8线译码器。二进制译码器是一种能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。 三、实验内容 1 . 74LS138功能测试 2.用74LS138和一些逻辑门实现逻辑函数 3.实现全加器 实验二 一、实验目的 1、熟悉集成加法器 2、了解集成加法器的应用 二、实验原理 二进制并行加法器是一种能产生两个n位二进制数“算术和”的逻辑部件，按其进位方式的不同可实现如下功能： （1 串行进位二进制并行加法器是由全加器级联构成的，高位的“和”依赖于来自低位的进位输入。