《基于数字恒比定时的核脉冲信号时间谱仪研究》孙剑.ppt

基于数字恒比定时的核脉冲信号时间谱仪研究 报告人：孙剑 中国科学院“核探测技术与核电子学”重点实验室 中国科学技术大学 近代物理系 2010年 8月17日 报告内容 研究背景 原理框图 硬件结构 硬件框图 软件算法 流程框图 matlab界面 信号源33250A测试 快信号测试 1、事例率在1K/s左右； 2、时间谱FWHM ≤1ns，相对落后于传统CFD，性能上还需改进； 总结 1、数字处理优点明显；定时精度不足； 2、下一步展望： （1）、硬件改进：单通道单DSP； （2）、算法改进：去基线、fir滤波移到FPGA，定时算法改进； （3）、信号改进：模拟电路SI优化； 参考文献 L. Bardelli, M. Bini, G. Poggi, N. Taccetti, Application of digital sampling techniques to particle identification in scintillation detectors. Nuclear Instruments and Methods in Physics Research A 491 (2002) 244–257 G. Pasqualia,, R. Ciaranfib, L. Bardellia, M. Binia, A. Boianoc,F. Giannellia, A. Ordinec, G. Poggia, A DSP equipped digitizer for online analysis of nuclear detector signals. Nuclear Instruments and Methods in Physics Research A 570 (2007) 126–132 Analog Devices, Inc. Fundamentals of Sampled Data Systems. Application note 282. [EB/OL]. . Analog Devices，Inc. 14 bit, 105/125 MSPS, IF Sampling ADC AD9445. [EB/OL]. . 2005. Analog Devices，Inc. 3nv/√Hz Ultralow Distortion High Speed Op Amp AD8045. [EB/OL]. . 2005. Altera International Limited. Cyclone Device Handbook, Volume 1. [EB/OL]. . 2008 Texas Instruments, Inc. TMS320VC5416 Fixed-Point Digital Signal Processor. [EB/OL]. . 2008 Cypress, Inc. EZUSB FX2 USB Microcontroller High-Speed USB Peripheral Controller. [EB/OL]. . 2002. 研究背景 1 硬件结构 2 软件算法 3 系统测试 4 恒比定时 恒比定时 是针对脉冲前沿定时由于幅度涨落导致的Time-walk效应，采用固定触发比p=Vtrig/Vpulse，阈值随幅度相应补偿，减小定时晃动. 数字脉冲 数字脉冲 是输入脉冲减少前端模拟环节，核信号尽量早经ADC数字化，采用数字信号处理手段分析事例原始信息. 实时分析 实时分析 是基于DSP对采样脉冲数据实时去基线、FIR滤波、Cubic插值、dCFD定时，结果通过USB2.0发给计算机. 输入级 Anti-aliasing 二阶Bessel有源低通滤波 双通道14bit、125Mhz ADC采样 OrCAD仿真 运算级 CycloneIII FPGA控制整体接口逻辑和粗计时 TMS320VC54 DSP实时计算和精计时 输出级 Cypress USB2.0接口连通PC 上位机驱动windriver 上位机软件 BorlandC++ 1 matlab模型： 信号建模、数学公式、离线仿真、对照分析； fdatool设计20Mhz 64阶Hamming窗函数 FIR数字滤波器参数； GUI界面创建图形工程，功能模块流程一体化； 3 DSP芯片接口： 包括dsp芯片的初始化配置；dsplib库函数导入；fdacode参数导入；dsp与fpga的消息与数据4通道传输协议； 2 DSP线性流程： 对脉冲前沿长平均去基线，cubic插值重构曲线，寻峰插值定出幅度，dCFD算法计算精细时间；实时性要求，采用快速算法，减少dsp工作负载，提高记事率； 零输入本底 零输入FFT频谱 1Mhz正弦FFT频谱 5Mh