微处理器系统结构与嵌入式系统-第三章-微处理器体系结构及关键技术教材.ppt

位移量寻址方式displacement addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器值指定数组首址，立即数指定组内偏移； 指数寻址方式indexed addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器1值指定数组首址，寄存器2指定组内偏移； 比例尺寻址方式scaled addressing mode 用字节表示的操作数的长度 位移量寻址+ 指数寻址+ 自增/自减寻址 PC相对寻址方式Program Counter-related addressing mode 主要用在转移和跳转指令，指定汇编语言程序码的内部位置作为目的地址偏移量操作数。 指令：JUMP [abe] 操作： PC ←[abe] = (PC)updated +immSign_ext 当前指令取出后的PC值 出现在指令中 3.2 处理器设计3.2.2基本的数据通路结构 ALU的实现： (1)由基本门电路实 现全加器； (2)由n位全加器构成 n位加法器； (3)以加法器为核心， 通过扩展输入选 择逻辑实现其它 基本算术和逻辑 运算； ALU功能描述示例 算术逻辑运算功能 移位运算功能 数据通路中数据流的定义 IR ID REG ALU MEM 开始 退出 IR ID ALU MEM REG 微操作通道 开始 退出 单通数据通道 RISC：Load/Store结构 CISC：寻址方式复杂 数据通路的实现 3.2.3控制流程:程序、指令、微操作 3.2.4 时序控制部件 时序控制部件：脉冲源+分频逻辑；用以产生各种系统所需的、满足时序要求的控制信号。 指令周期 读取并执行一条指令所需的时间 工作周期 指令周期中的不同工作阶段 时钟周期 系统中最小的基本时间分段 CPU中的多级时序 一个指令周期中的多个工作周期 现代控制器设计趋势: 采用非集中控制模式，I/O和M拥有各自的控制器，从而变为自主的功能部件。 I/O和M采用异步控制。 按照微控制命令的形成方式，控制器可分为随机逻辑和微程序两种基本类型。 3.2.5 控制器的设计 控制器根据指令译码结果和当前状态决定在什么时间、根据什么条件、发出什么命令、做什么操作： 生成时序控制信号 生成指令执行所需的控制信号 响应各种中断或异常事件请求 随机逻辑CPU的体系结构 随机逻辑(硬连逻辑)体系结构用布尔逻辑函数来表示控制单元的输入和输出之间的关系。 时序部件 指令预处理 随机逻辑CPU的特点 优点： 可通过简化指令减少所使用的门电路总数从而减少制造费用。 缺点： 指令集结构与硬件逻辑方程之间存在着密切联系，设计过程复杂。 重用性差，设计成果很少能再利用到以后的新CPU设计中。 适用于较简单的指令集结构。 最小化逻辑门数目 优化硬件逻辑、尽可能地少用触发器 优化硬件时序 逻辑门级数最小化； 建立并行通路以满足时序约束(增加逻辑) 简化指令集 逻辑简单、寄存器数量少 随机逻辑CPU的设计要点 RISC 最重要的目的 随机逻辑CPU的设计步骤 指令集结构驱动硬件的逻辑方程 定义所需的指令集结构； 根据指令集决定硬件逻辑及状态机； 硬件逻辑方程反馈到指令集结构 对指令集结构做必要的修改和优化； 最大限度地减少逻辑复杂度； * 随机逻辑CPU的操作1-取指令 ① 程序计数器的值经MUX送到存储器； ② 存储器送回的指令写入指令寄存器； ③ 程序计数器加1后回写； 随机逻辑CPU的操作2-指令译码与执行 ① 寄存器堆中的某个地址寄存器通过MUX寻址存储器，获 得ALU的一个操作数； ② 另一个操作数来自于寄存器堆中的数据寄存器； ③ ALU的结果值被回写入寄存器堆。 Balancing Operators a, b, c, d: 4-bit vectors out = a * b * c * d X a b X c X d z X a b out = (a * b) * (c * d) X c d X z Unbalanced Balanced 4 x 4 8 x 4 12 x 4 16-bit 4 x 4 4 x 4 8 x 8 16-bit Delay through 3 Stages of Multiply Delay through 2 Stages of Multiply 随机逻辑CPU的指令集设计 考虑如何让逻辑门可以快速而方便地实现 指令译码。 在随机逻辑CPU的指令集中，可以使用以下4种类型的指令：分支指令(branch instruction) 、存储器引用指令(memory reference instruction)、