第五章中央控制器.ppt

算术逻辑单元 状态条件寄存器 程序记数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态反馈 取指控制 执行控制 c c c c +1 000 020 20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 020 CLA CLA 000 021 算术逻辑单元 状态条件寄存器 程序记数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态反馈 取指控制 执行控制 c c c c +1 20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 020 CLA CLA 000 021 ADD指令的指令周期 ADD指令的指令周期由三个CPU周期组成。 第一个CPU周期为取指令阶段。 第二个CPU周期中将操作数的地址送往地址寄存器并完成地址译码。 在第三个CPU周期中从内存取出操作数并执行相加的操作。 一个CPU周期 一个CPU周期 取指令阶段 执行指令阶段 开始 取指令 PC+1 对指令 译码 送操作数 地址 取下条指令 PC+1 取出操作数 执行加 操作 一个CPU周期 算术逻辑单元 状态条件寄存器 程序记数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态反馈 取指控制 执行控制 c c c c +1 20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 021 ADD ADD 30 000 021 000 022 000 030 000 006 0+6=6 000 006 STA指令的指令周期 STA指令的指令周期由四个CPU周期组成。其中第一个CPU周期仍然是取指令阶段，其过程和CLA指令、ADD指令完全一样，不同的是此阶段中程序计数器加1后变为023，因而为取第四条指令做好了准备。我们假定，第一个CPU周期后结束，“STA 40”指令已放入指令寄存器并完成译码测试。 算术逻辑单元 状态条件寄存器 程序记数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态反馈 取指控制 执行控制 c c c c +1 20 21 22 23 24 30 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 022 STA STA 40 000 022 000 023 000 040 000 006 000 006 000 006 NOP指令和JMP指令的指令周期 NOP指令是一条空指令，包含两个CPU周期，第一个周期取指令，第二个周期执行指令，因是空指令，所以操作控制器不发出任何控制信号。 JMP指令由两个CPU周期组成，第一个周期是取指令周期，同其他指令。第二个周期为执行阶段，CPU把指令寄存器中的地址码部分21送到程序计数器，从而用新内容21代替PC原先的内容25，这样，下一条指令将不从25单元中读出，而从21电源开始读出并执行，从而改变了程序原先的执行顺序 。 算术逻辑单元 状态条件寄存器 程序记数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态反馈 取指控制 执行控制 c c c c +1 20 21 22 23 24 30 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 024 JMP 21 JMP 21 000 024 000 021 000 006 000 006 000 025 000 021 用方框图语言表示指令周期 在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。 一个方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制。 一个菱形符号代表某种判别或测试，不过时间它依附于它前面一个方框的CPU周期，而不单独占用一个CPU周期。 符号“~”代表一个公操作 。 PC→AR →ABUS DBUS →DR →IR PC +1