- 6
- 0
- 约3.8千字
- 约 63页
- 2017-03-11 发布于广东
- 举报
第3章_FPGA结构与配置课件.ppt
(2) 逻辑阵列LAB(Logic Array Block) 图3-38 FLEX10K LAB的结构图 (3) 快速通道(FastTrack) 3.4.2 FLEX10K系列器件 FastTrack遍布于整个FLEX10K器件,是一系列水平和垂直走向的连续式布线通道。 FastTrack连接是由遍布整个器件的“行互连”和“列互线”组成的。 (4) I/O单元与专用输入端口 图3-39 IO单元结构图 (5) 嵌入式阵列块EAB(Embedded Array Block) 3.4.2 FLEX10K系列器件 图3-40 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 3.5.1 内部逻辑测试 3.5 FPGA/CPLD测试技术 3.5.2 JTAG边界扫描测试 图3-41 边界扫描电路结构 3.5.2 JTAG边界扫描测试 表3-1 边界扫描IO引脚功能 引 脚 描 述 功 能 TDI 测试数据输入 (Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 T
您可能关注的文档
最近下载
- 三年级两位数乘加乘减计算练习题(每日一练,共17份).docx VIP
- 众为兴CNC4848硬件说明.pdf VIP
- 2025年黑龙江省疾病和预防控制中心人员招聘笔试备考题库及答案解析.docx VIP
- DBJ 51016-2013四川省农村居住建筑抗震技术规程建筑图集.docx VIP
- 三年级两位数乘加乘减计算练习题(每日一练,共29份).docx VIP
- 高强钢大直径内螺纹超声滚压强化技术 - 中国表面工程.pdf VIP
- 标准图集-05J909工程做法.pdf VIP
- 从基因分辨人——豆扣袖分辨纲要.doc VIP
- DBJ50_T-157-2022 房屋建筑和市政基础设施工程施工现场从业人员配备标准.docx VIP
- 铝合金各国标准对照剖析.pdf VIP
原创力文档

文档评论(0)