3.2数字逻辑电子系选读.ppt

* * 3.2　TTL集成逻辑门 R6 A VCC T4 T3 D R4 T2 R5 R3 T1 B C R1 R2 ● ● Y 图3-2-1 DTL与非门 　　早期的双极型集成逻辑门采用的是二极管－三极管（DTL）形式。由于速度较低，发展成晶体管－晶体管电路（TTL）形式。目前国产的TTL集成电路有： 　　CT54/74系列（标准通用系列）； 　　CT54H/74H系列（高速系列）； 　　CT54S/74S系列（肖特基系列）； 　　CT54LS/74LS系列（低功耗肖特基系列）； 3.2　TTL集成逻辑门 3.2.1　晶体管－晶体管逻辑门电路（TTL） 3.2.2　TTL与非门的主要外部特性 3.2.3　TTL或非门、异或门、三态输出门等 3.2.4　其他系列TTL门电路 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 图3-2-2 CT54/74系列与非门 3.2.1　晶体管－晶体管逻辑门电路（TTL） 　　TTL与非门由三部分组成：多发射极晶体管T1和电阻R1构成电路的输入级，输入信号通过T1的发射结实现与逻辑；T2和电阻R2、R3组成中间级，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；T3、D4、T4和R4构成推拉式的输出级。 　　１．基本工作情况 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 图3-2-2 CT54/74系列与非门 　　当输入信号A、B、C中至少有一个为低电平(0.3V)时，T1的基极电位约为1V，因此T2和T4均不会导通。VCC经R2驱动T3和D4，使之处于导通状态。因此输出电压vO为： 　　由于基流iB3很小，可忽略不计，则 　　即输出为高电平，有时称电路处于关态。 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 图3-2-2 CT54/74系列与非门 　　当输入信号A、B、C全部为高电平(3.6V)时，T1的基极电位升高，足以使T1集电结、T2和T4的发射结导通。 T2的集电结电位约为1V，不能驱动T3和D4，使之处于截止状态。输出电压为： 　　即输出为低电平，称电路处于开态。由此可见，电路具有与非门的逻辑功能。 饱和 截止 截止 饱和 倒置工作 输出低电平（开态） 截止 导通 导通 截止 饱和 输出高电平（关态） T4 D4 T3 T2 T1 表3-2-1 TTL门电路各晶体管工作状态 　　２．推拉输出电路和多发射极晶体管的作用 　　推拉输出电路的主要作用是提高带负载能力。当电路处于关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电路处于开态时，T4处于饱和状态，输出电阻也很低。因此在稳态时，电路均具有较低的输出阻抗，大大提高了带负载能力。 　　推拉输出电路和多发射极晶体管大大提高了电路的开关速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。 vI/V 3 2 1 0 1 2 3 a vO/V b c d e VNH VNL VIL Voff Vth Von 图3-2-3 电压传输特性 3.2.2　TTL与非门的主要外部特性 　　１．电压传输特性 　　ab段：对应vI0.6V，T1正向饱和导通，T2和T4处于截止状态，T3和D4导通，输出高电平(3.6V)。称为截止区，电路处于稳定的关态。 　　bc段：对应vI≈0.6～1.3V，T1正向饱和导通， T2导通，但T4处于截止状态。随着输入电压的上升，输出电压将近似线性下降。所以这一段称为线性区。 　　cd段：对应vI1.3V，T4开始导通。当vI增加时，输出电压急剧下降，T3和D4趋向截止，T4趋向饱和，电路状态由关态转换为开态。这一段称为转折区。 vI/V 3 2 1 0 1 2 3 a vO/V b c d e VNH VNL VIL Voff Vth Von 图3-2-3 电压传输特性 　　de段：随着vI增加，T1进入倒置工作状态，T3、D4进入截止， T4进入饱和，输出低电平近似为0.3V，电路进入稳定的开态。这一段称为饱和区。 　　从电压传输特性曲线可以反映出TTL与非门的几个主要特性参数。 　　(1) 输出逻辑高电平和输出逻辑低电平 　　在电压传输特性曲线截止区的输出电压为输出逻辑高电平VOH，饱和区的输出电压为输出逻辑低电平VOL。 　　(2) 开门电平(Von)和关门电平(Voff)及阈值电压(Vth) 　　在保证输出为额定高电平(3V)的90%(2.7V)的条件下，允许的输入低电平的最大值，称为关门电平Voff； 　　在保证输出为额定低电平(0.35V)的条件下，允许的输入高电平的最小值，称为开门电平Von。 　　一般Voff≥0.8V，Von≤1.8V。 　　转折区的中点对应的输