第15章时序逻辑电路7.1本章基本要求掌握①时序逻辑电路的分析.doc

第15章时序逻辑电路7.1本章基本要求掌握①时序逻辑电路的分析.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第15章时序逻辑电路7.1本章基本要求掌握①时序逻辑电路的分析.doc

第15章时序逻辑电路 7.1本章基本要求 掌握 ①时序逻辑电路的分析方法,特别是同步时序逻辑电路的分析;②常用中规模集 成时序逻辑电路的逻辑功能及使用方法。 理解 ①常用时序逻辑电路的工作原理;②同步时序逻辑电路的设计方法。 了解顺序脉冲产生电路。 7.2 本章重点和难点 重点 ①同步时序逻辑电路的分析方法;②利用集成计数器的置零功能和置数功能构成任意进制计数器;③利用移位寄存器和其他电路构成计数器和顺序脉冲发生器。 难点 ①同步时序逻辑电路的设计;②具有输入控制变量的同步时序逻辑电路的分析;③异步时序逻辑电路的分析。 7.3本章要点 7.3.1时序逻辑电路的特点和分类 1.时序逻辑电路 如果逻辑电路在任何时刻的输出状态不仅取决于当时的输入信号,而且还与电路原来状态有关,则该电路称为时序逻辑电路。 2.时序逻辑电路的特点 (1)功能特点 有记忆功能,电路输出状态取决于输入信号及电路原有状态。 (2)电路结构特点 由组合逻辑电路和存储电路组成,而且存储电路必不可少。存储电路通常由触发器组成, 用于记忆电路的状态。 3.时序逻辑电路的分类 (1)按时钟脉冲CP控制方式不同分类 同步时序逻辑电路。各触发器都接在同一个时钟脉冲CP源上,具备翻转条件的触发器在CP作用下状态同时改变。 异步时序逻辑电路。电路中的触发器不是全部用同一个时钟脉冲CP触发,具备翻转条件的触发器状态的改变有先有后。 (2)按输出信号的特点分类 莫尔(Moore)型电路。没有输入信号,输出状态只取决于存储电路现态的时序逻辑电路。 米里(Mealy)型电路。输出状态取决于输入信号和存储电路状态的时序逻辑电路。 4.时序逻辑电路功能的描述 主要采用方程组(输出方程、驱动方程、状态方程、时钟方程)、状态转换真值表、状态转换图和时序图等方法来描述时序逻辑电路的逻辑功能,它是时序逻辑电路分析和设计的基础。 7.3.2时序逻辑电路的分析方法 分析时序逻辑电路的目的是找出电路状态和输出变化的规律,从而确定电路的逻辑功能。被分析的电路通常是已知的。在对电路进行分析以前,应仔细观察电路,明确待分析的电路是同步还是异步时序逻辑电路,输入和输出信号,然后才能对电路进行分析。 在同步时序逻辑电路中,所有触发器都由同一个时钟脉冲源CP触发,它只控制触发器的翻转时刻,而对触发器翻到何种状态并无影响。因此,在分析同步时序逻辑电路时,可以不考虑时钟条件。 同步时序逻辑电路的分析步骤如下: 1.写方程式 这是分析同步时序逻辑电路最关键的一步,如这一步有错,后面的分析和功能也会跟着错。因此,写方程式必须引起足够的重视。 (1)输出方程它通常为现态的函数。有时为现态和输入的函数。 (2)驱动方程(激励方程)它为各触发器输入的逻辑表达式。JK触发器为J和K的逻辑表达式;D触发器为D的逻辑表达式。 (3)状态方程将驱动方程代入各个触发器的特性方程,便得到每个触发器的状态方程。它实际上是各个触发器次态和现态及其外部输人信号之间的逻辑关系式。 如分析的为异步时序逻辑电路,还需写出每个触发的时钟方程,各个触发器只有在满足时钟条件时,其状态方程才能使用,否则不能用。 2.列出状态转换真值表 状态转换是指触发器在时钟脉冲作用下由现态到次态的转换。它是将各个触发器现态的各种取值代入相应触发器的次态方程和输出方程中进行计算后,求出它们的次态和输出值而列出的真值表。如现态起始值已给定,则从给定的值开始计算。如没有给定,则可设定一个现态的起始值,再进行计算。 3.逻辑功能说明 通常根据状态转换真值表说明电路的逻辑功能。 4.画状态转换图和时序图 (1)状态转换图主要根据状态转换真值表来画。通常在圆圈内标明时序逻辑电路的状态,而箭头的指向表示电路将要转换的状态;箭头线的上方标明输入变量X和输出变量Y,通常用X/Y表示。如没有输入变量X时,则可用/Y表示。 (2)时序图是根据时钟脉冲CP和状态转换真值表画出的工作波形图。 7.3.3同步时序逻辑电路的设计 同步时序逻辑电路的设计主要根据给出的具体逻辑要求,设计出能完成该要求的逻辑电路。由于用小规模集成电路设计,所以,要求用最少的触发器和门电路实现要求的逻辑功能。 同步时序逻辑电路的设计步骤如下: 1.根据设计要求,建立原始状态和状态转换图 在全面深入理解了设计要求的基础上,才能进行这一步。如设计要求电路接指定状态进行转换,则应根据要求建立状态和状态转换图。如没有,设计者可确定电路的状态,拟定原始状态转换图。 2.状态化简 在保证满足逻辑功能要求的前提下,电路越简单越好。因此,应将多余的重复状态去掉,这样可获得最简的状态转换图,设计出来的电路也就比较简单。 3.状态分析,列出状态转换编码表 电路的状态通常采用自然二进制数进行编码,每个触发器表示1位二进制数。如电路的状态数为N

文档评论(0)

youbika + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档