数电第六章范例.ppt

☆ 为什么1010状态不算在主循环内，用波形图说明 画出电路原理图 同步计数器最低位Q0在CP↑翻转。先画最低位Q0。 当第十个脉冲上升沿到达后Q3Q2Q1Q0＝1010,/CR＝0。只要/CR=0,计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。 缺点:Q1输出波形上有毛刺。造成/CR脉冲宽度太窄，清0不可靠。 CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 1 (一）反馈清零法 6.5采用中规模集成器件设计任意进制计数器 6.5采用中规模集成器件设计任意进制计数器 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 当第十个CP↑到来： 1 0 1 1 G1 G2 G3 0 1 0 当第十个CP↓到来： 0 1 在第十个CP的作用下，Q端输出的清0信号宽度和计数脉冲CP=1的持续时间相同。足以保证各级触发器能正常工作。 基本触发器Q=0，/CR=0,使Q3Q2Q1Q0=0000。 基本触发器Q=1，/CR=1。 0 0 0 1 0 0 加基本RS触发器，使 /CR 脉冲宽度变宽 CP 1 (一）反馈清零法 工作波形图： 1 2 3 4 5 6 7 8 9 10 (一）反馈清零法 (二)同步预置法： 利用置数端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃(N-M)个状态，实现模值为M的计数器。 设计方法： · 确定有效状态（连续的M个状态） · 确定置入数据（由第1个状态确定） · 产生同步置入端信号（由最后1个状态确定） · 画逻辑图 1. MN,N为单片计数器的最大计数值 6.5采用中规模集成器件设计任意进制计数器 例、用74161的置入控制端构成8进制计数器（方法1） 若计数从QDQCQBQA=0000开始则有效状态为 0000 0001 0010 0011 0111 0110 0101 0100 置入数据为DCBA=0000同步置入信号 (二)同步预置法 例、用74161的置入控制端构成8进制计数器（方法2） 若计数从QDQCQBQA=0001开始则有效状态为 0001 0010 0011 0100 1000 0111 0110 0101 置入数据为DCBA=0001同步置入信号 (二)同步预置法 1. 集成4位二进制同步计数器CT 74161 1). 逻辑符号 四个J-K触发器构成 CP: 时钟输入，上升沿有效 CR: 异步清零，低电平有效 LD: 同步预置，低电平有效 D ? A: 并行输入, 高位?低位 QD?QA: 输出, 高位?低位 CTP、CTT：使能端，多片级联 2）74161逻辑功能描述 保持,CO=0 × D C B A A B C D × × 0 1 × × × × × × × × 0 QDQC QBQA A B C D CP CTP CTT LD Cr 输 出 预置数据输入 时钟 使能 预置 0 0 0 0 X X X X × 0 1 1 保持,CO保持 × X X X X 0 1 1 1 计 数 X X X X 1 1 1 1 清零 74161逻辑功能表 CO=CTTQDQCQBQA CTT=0时,CO= 0 CTT=1时,CO=QDQCQBQA LD 同步并行置数（在CP上升沿时） CTPCTT=0保持状态不变 CTPCTT=1计数 CR 异步清零（与CP无关） QDQCQBQA＝0000 QDQCQBQA＝DCBA QDQCQBQA＝ QDQCQBQA QDQCQBQA(CP↑)＝ QDQCQBQA＋ 1 74161状态转移图 CO CP 74161时序图 QA是CP信号的二分频; QB是CP信号的四分频; QC是CP信号的八分频; QD是CP信号的十六分频 QA QB QC QD 74161时序图 Q0 Q1 Q2 Q3 D0 D1 D2 D3 二、十进制同步加法计数器74160 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74160 保持,CO=0 × × × 0 1 × × × × × × × × 0 Q3Q2 Q1Q0 D0 D1 D2 D3 CP CTP CTT LD Cr 输 出 预置数据输入 时钟 使能 预置 0 0 0 0 X X X X × 0 1 1