基于FPGA的IDE硬盘接口卡的实现.doc

基于FPGA的IDE硬盘接口卡的实现摘要：本文介绍了一种基于FPGA技术的IDE硬盘接口的设计。该卡提供两个符合ATA-6规范的接口，采用FPGA实现了两套IDE接口功能，设计支持PIO和Ultra?DMA传输模式，文章侧重于介绍用FPGA实现IDE接口协议的具体方法。 关键词：FPGA；硬盘；IDE接口 引言 ??? 本文采用FPGA实现了IDE硬盘接口协议。系统提供两套符合ATA-6规范的IDE接口，一个与普通IDE硬盘连接，另一个与计算机主板上的IDE接口相连。系统采用FPGA实现接口协议，完成接口数据的截获、处理（在本文中主要是数据加密）和转发，支持PIO和Ultra DMA两种数据传输模式。下面重点介绍用FPGA实现接口协议的方法。 1 IDE接口协议简介 1.1 IDE接口引脚定义 ??? IDE（Integrated Drive Electronics）即“电子集成驱动器”，又称为ATA接口。表1列出了ATA标准中IDE接口上的信号。其中，带“-”的信号（如RESET-）表示低电平有效。“方向”是相对于硬盘而言，I表示进入硬盘，O表示从硬盘出来，I/O表示双向。 说　明 方向 名称 管脚 管脚 名称 方向 说　明 复位 I RESET- 1 2 Ground ? 地 数据总线位7 I/O DD7 3 4 DD8 I/O 数据总线位8 数据总线位6 I/O DD6 5 6 DD9 I/O 数据总线位9 数据总线位5 I/O DD5 7 8 DD10 I/O 数据总线位10 数据总线位4 I/O DD4 9 10 DD11 I/O 数据总线位11 数据总线位3 I/O DD3 11 12 DD12 I/O 数据总线位12 数据总线位2 I/O DD2 13 14 DD13 I/O 数据总线位13 数据总线位1 I/O DD1 15 16 DD14 I/O 数据总线位14 数据总线位0 I/O DD0 17 18 DD15 I/O 数据总线位15 地 ? Ground 19 20 N.C. ? ? DMA请求 O DMARQ 21 22 Ground ? 地 I/O写 I DIOW- 23 24 Ground ? 地 I/O读 I DIOR- 25 26 Ground ? 地 I/O通道准备好 O IORDY 27 28 CSEL ? （见注1） DMA确认 I DMACK- 29 30 Ground ? 地 中断请求 O INTRQ 31 32 N.C. ? (ATA-2中使用) 地址位1 I DA1 33 34 PDIAG- ? （见注2） 地址位0 I DA0 35 36 DA2 I 地址位2 片选0 I CS0- 37 38 CS1- I 片选1 驱动器状态 O DASP- 39 40 Ground ? 地 注：1、CSEL：一条排线上有两个存储设备时，通过该信号确定某存储设备为设备0（主设备）或设备1（从设备）。 ??? 2、PDIAG-/CBLID-：一条排线上有两个存储设备时，设备1通知设备0，设备1已检测通过。该引脚也用于确定是否有80芯的排线连接到接口上。 表1：IDE接口引脚定义 1.2 IDE控制器的寄存器组 ??? 主机对IDE硬盘的控制是通过硬盘控制器上的两组寄存器来实现的。一组为命令寄存器组；另一组为控制/诊断寄存器，如表2所示。 地　　址 名　称　及　意　义 CS1- CS0- DA2 DA1 DA0 读操作 写操作 ? 命　令　寄　存　器　组 1 0 0 0 0 数据寄存器 数据寄存器 1 0 0 0 1 错误寄存器 特征寄存器 1 0 0 1 0 扇区数寄存器 扇区数寄存器 1 0 0 1 1 扇区号寄存器 扇区号寄存器 1 0 1 0 0 柱面数低8位 柱面数低8位 1 0 1 0 1 柱面数高8位 柱面数高8位 1 0 1 1 0 驱动器/磁头寄存器 驱动器/磁头寄存器 1 0 1 1 1 状态寄存器 命令寄存器 ? 控　制　/　诊　断　寄　存　器　组 0 1 1 1 0 辅助状态寄存器 设备控制寄存器 ? 数　据　端　口　　（用于DMA模式，DMACK-有效后启用） 1 1 * * * 数据端口 数据端口 表2寄存器组??? 特征寄存器中的内容作为命令的一个参数，其作用随命令而变。扇区数寄存器指示该次命令所需传输数据的扇区数。扇区号寄存器、柱面数寄存器（低、高）、驱动器/磁头寄存器三者合称为介质地址寄存器，指示该次命令所需传输数据首扇区的地址，寻址方式可以用“柱面/磁头/扇区（CHS）”或“逻辑块地址（LBA）”方式，在驱动器/磁头寄存器中指定。 ??? 命令寄存器存储执行的命令代码。当向命令寄存器写入