EDA实训函数信号发生器.docVIP

《EDA技术与应用》实训报告 学 号 姓 名 指导教师： 实训题目： 1.系统设计 1.1 设计要求 1.1.1 设计任务 设计一个多功能信号发生器 1.1.2 技术要求 ① 能够产生两种或以上种输出波形（正弦波、三角波、锯齿波等）。 ② 输出的波形的频率允许有多种选择。 ③ 输出波形的幅度在1V～5V范围内。 ④ 输出的波形能够用示波器测量。 1.2 方案比较 运用了我们所学的Vverilog VHDL 语言及Quartus II 7.0软件，来完成并实现这一次实训。 1.3 方案论证 1.3.1 总体思路 多功能信号发生器的原理框图如图所示。其中，fpq是分频器，用于对EDA实训仪主板上提供的20MHz的主频率进行分频，以得到满足多功能信号发生器设计需要的时钟频率，clk是20MHz的主频率输入端，step是步长控制端，当step为0或1时，分别控制分频器的分频比,并由clk_out端输出到Lpm_counter0中，Lpm_counter0是参数可设置的计数器，用于产生lpm_rom4 ,lpm_rom2和lpm_rom3的8位地址，并从q[7..0]端输出到数据选择器abcd中，并通过s1和s2的组合进行选择。lpm_rom4， lpm_rom2和lpm_rom3是参数可设置的只读存储器，用于存放多功能信号发生器的波形数据信号，其中lpm_rom3存放的是正弦波，lpm_rom2中存放的是锯齿波，lpm_rom4中存放的是方波。而波形的产生还需要一份Mif文件。Mif是将波形分成N个点并将各点输入只读存储器中，这样只读存储器就可以输出相应的波形数据。只读存储器的地址输出端接于s数据选择器的输入端abcd，而数据选择器便可通过改变从存储器中接受的数据进行区分选择，逐步地取出波形数据，经D/A转换后产生模拟波形输出。 1.3.2 设计方案 2．各个模块程序的设计 1 分频器: module fpq(clk, newclk,step); input clk,step; output newclk; reg newclk; reg[24:0] cnter,sc; reg[1:0] stepcnt; always @(posedge step) begin stepcnt=stepcnt+1; begin if (stepcnt == 0) sc = 2000; else if (stepcnt == 1) sc = 200; else if (stepcnt == 2) sc = 20; else if (stepcnt == 3) sc = 2; else sc = 2000; end end always @(posedge clk) begin if (cnter sc) cnter = cnter+1; else cnter = 0; if (cnter sc/2) newclk = b1; else newclk = b0; end endmodule 2 数据选择器: module jsq(q,a,b,c,d,k1,k2); input k1,k2; input [7:0]a,b,c,d; output reg [7:0]q; always @(k1 or k2) begin case ({k1,k2}) b00: q=a; b01: q=b; b10: q=c; b11: q=d; endcase end endmodule 3．制作与调试过程 将示波器的探头与试验箱上DAOUT及GND进行连接，将试验箱接通电源，此时便产生了20MHz的时钟信号，由拨码开关s14和s15分别控制正弦波，方波，锯齿波与三角波的输出，可以在示波器上看到波形成，但是还需要在示波器上调整波的幅度等参数使之形成清晰稳定的波形。 4．结论 频率越高、产生波形种类越多的发生器性能越好，但器件成本和技术要求也大大提高，用分立元件组成的函数发生器：通常是单函数发生器且频率不高，其工作不很稳定，不易调试。利用单片集成芯片的函数发生器：能产生多种波形，达到较高的频率，且易于调试。可以由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生。 5．实训心得体会 通过这次实训我领悟到了很多也受益非浅，首先从知识的层次来说，这次实训过程中我反复地翻书和查阅资料，这样一来就不单能巩固课堂的知识，也学到了很多的课外知识，从一开始的不知所措，到最后的波