高速缓存器技术(cache)探讨.pptx

高速缓存器技术（cache） 主要作用 计算机的主存和CPU直保持了大约一个数量级的差距。显然这个差距限制了CPU速度潜力的发挥。设置高速缓冲存储器（Cache）是解决存取速度的重要方法。在CPU和主存中间设置高速缓冲存储器，构成高速缓存（Cache）-主存层次，要求Cache在速度上能跟得上CPU的要求。 用生活中的模型表示 作用介绍 组成结构 高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。主要由三大部分组成： 一、Cache存储体：存放由主存调入的指令与数据块。 二、地址转换部件：建立目录表以实现主存地址到缓存地址的转换。 三、替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。 工作原理 高速缓存的原理分为三个部分来介绍： 1、读取顺序 2、缓存分类 3、读取命中率 1、读取顺序 CPU要读取一个数据时，首先从Cache中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入Cache中，可以使得以后对整块数据的读取都从Cache中进行，不必再调用内存。 正是这样的读取机制使CPU读取Cache的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在Cache中，只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先Cache后内存。 2、缓存顺序 Intel从Pentium开始将Cache分开，通常分为一级高速缓存L1和二级高速缓存L2。在以往的观念中，L1 Cache是集成在CPU中的，被称为片内Cache。在L1中还分数据Cache（D-Cache）和指令Cache（I-Cache）。它们分别用来存放数据和执行这些数据的指令，而且两个Cache可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。 3、读取命中率 CPU在Cache中找到有用的数据被称为命中，当Cache中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有2级Cache的CPU中，读取L1 Cache的命中率为80%。也就是说CPU从L1 Cache中找到的有用数据占数据总量的80%，剩下的20%从L2 Cache读取。由于不能准确预测将要执行的数据，读取L2的命中率也在80%左右（从L2读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。在一些高端领域的CPU（像Intel的Itanium）中，我们常听到L3 Cache，它是为读取L2 Cache后未命中的数据设计的—种Cache，在拥有L3 Cache的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率 高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，使用昂贵但较快速的SRAM技术，有快取记忆体的名称。 高速缓冲存储器最重要的技术指标是它的命中率。 硬件实物 技术指标 CPU产品中，一级缓存的容量基本在4kb到64kb之间，二级缓存的容量则分为128kb、256kb、512kb、1mb、2mb等。 基本科技词汇知识 Dram(dynamic ram)主储存器 Sram(static ram)静态储存器 RAM(Random-Access Memory)随机储存器 ROM(Read-Only Memory)只读存储器 （Data Cache，D-Cache）数据缓存 （Instruction Cache，I-Cache）指令缓存 Pentium 4 奔腾4