姜书艳 数字逻辑设计及应用 7.pptVIP

Review of Chapter 3 CMOS Steady-State Electrical Behavior ( CMOS稳态电气特性） Logic Levels （逻辑电压电平） Noise Margin （噪声容限） Review of Chapter 3 其他CMOS输入输出结构 传输门 施密特触发器输入 三态输出 漏极开路输出 Review of Chapter 3 二极管开关特性 Bipolar Junction Transistors (双极结型晶体管) 截止区 放大区 饱和区 Schottky Transistors (肖特基晶体管) 三极管内部电荷的建立和消散都需要时间 —— 存储时间（传输延迟的重要部分） 确保晶体管正常工作时不进入深度饱和 利用肖特基二极管 3.10.3 Transistor-Transistor Logic (晶体管－晶体管逻辑) TTL NAND Gate Operating Principle ( TTL与非门工作原理 ) TTL Logic Electrical Behavior ( TTL逻辑的电气特性 ) Logic Levels and Noise Margins ( 逻辑电平和噪声容限 ) Fan-out, Driving ability, Behavior of Resistive loads ( 扇出、驱动能力、电阻性负载特性 ) Unused Inputs ( 不用的输入端 ) 3.10.3 Transistor-Transistor Logic( 晶体管－晶体管逻辑 ) Additional TTL Gate Types ( 其它TTL电路 ) Tri-State output, Open-Collector Gate ( 三态输出、集电极开路OC门 ) NOR Gate, Non-inverter ( 或非门、非反相门 ) Logic Families ( 逻辑系列 ) 3.8 CMOS Families HC、HCT High speed (高速) AHC、AHCT FCT、FCT-T 3.12 CMOS/TTL Interfacing (接口) Need Consider: Noise Margin, Fan-out, Capacitance Loads （需要考虑：噪声容限、扇出、电容负载） 3.9 Low-Voltage CMOS Logic and Interfacing (低电压CMOS逻辑和接口) LVTTL输出可直接驱动TTL输入端 如果输入是5V容许的，TTL输出可驱动LVTTL输入端 如果LVTTL输出是5V容许的，TTL和LVTTL三态输出可驱动同一总线 3.10.9 Emitter-Coupled Logic(发射极耦合逻辑ECL) How to improve speed (如何提高速度)？ —— Preventing Transistor Saturation (防止晶体管饱和) Current - Mode Logic (CML,电流型逻辑) Or Emitter-Coupled Logic（ECL, 也称为：发射极耦合） Basic CML Circuit (基本CML电路) Basic CML Circuit (基本CML电路) Basic CML Circuit (基本CML电路) 第3章 小结 正逻辑表示和负逻辑表示 三种基本逻辑运算：与、或、非 逻辑表达式、真值表、逻辑符号 作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式 逻辑系列：CMOS系列和TTL系列 CMOS反相器的构成及工作状态分析 第3章 小结（续） 学习理解逻辑电路的静态、动态特性分析，等价的输入、输出模型 逻辑电压电平 和 噪声容限 带电阻负载的电路特性、扇出 非理想输入、电流尖峰和去耦电容器 不用的CMOS输入端 速度、功耗 第3章 小结（续） 理解特殊的输入输出结构 CMOS传输门 施密特触发输入结构 三态输出结构 漏极开路OD输出结构（集电极开路OC） 了解其他类型逻辑电路：TTL、ECL 了解不同类型、不同工作电压的逻辑电路输入输出逻辑电平以及其间的连接配合 第3章作业（三版） 3.1 (a) (d) (f) 3.2 (a) (d) (f) 3.5 3.9 3.14 3.23 (d) 3.36 3.92 理解 3.38 3.41 3.46 第3章作业（四版） 3.1 (a)