姜书艳 数字逻辑设计及应用 12.pptVIP

第四章 组合逻辑设计原理 开关代数 公理、定理、逻辑函数的表示 组合电路分析 得到指定电路的功能（公式法化简） 组合电路综合 根据命题，得到电路实现（卡诺图化简） 定时冒险 Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践) Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件) 第6章教学大纲要求 6.1 Documentation Standard(文档标准) Structure Thinking (结构化的理念) Specification: Description of Interface and Function (说明书：接口及功能描述) Block Diagram: System’s Major Function Module and their Basic Interconnections (方框图 ：主要功能模块及其互联 Figure 6-1) Schematic Diagram [原理图 （Figure 6-17）] 6.1.1 Documentation Standard(文档标准) Timing Diagram [定时图 （Figure 6-19）] Structure Logic Device Description (结构化逻辑器件描述) Circuit Description : Explains how the circuit works internally. (电路描述：解释电路内部如何工作) 6.1.2 Gate Symbols (门的符号) Equivalent Gate Symbols underthe Generalized Demorgan’s Theorem [等效门符号（摩根定理）] 6.1.3 Signal Name and Active Levels (信号名和有效电平) Name a Signal (信号的命名) An Active Level Associated with a Signal (与信号相关的有效电平) Active High （高电平有效） Active Low （低电平有效） 6.1.3 Signal Name and Active Levels (信号名和有效电平) 6.1.5 Bubble-to-Bubble Logic Design(“圈到圈”的逻辑设计) 6.2 Circuit Timing (电路定时) 6.2 Circuit Timing (电路定时) 6.2 Circuit Timing (电路定时) 6.2 Circuit Timing (电路定时) 6.2 Circuit Timing (电路定时) Commonly Used MSI Combinational Logic Device（常用中规模组合逻辑器件） Encoders (编码器) Decoders (译码器) Multiplexers (多路复用器) Parity Circuits (奇偶校验) Comparators (比较器) Adders (加法器) Decoder and Encoder(译码器和编码器) Most Commonly Used Case(一种最常用的情况) Decoder and Encoder(译码器和编码器) 6.4 Decoder（译码器） Binary Decoder (二进制译码器) 6.4 Decoder（译码器） Logic Symbols for Large-Scale Element (大规模元件的逻辑符号) The 74x139 Dual 2-to-4 Decoder(双2-4译码器74x139) The 74x138 3-to-8 Decoder(3-8译码器74x138) 第六章 作业 6.9 6.10 6.13 6.16 6.17 74x139 1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 Inp