CPLD实验装置的数字钟设计.pdf

·124· 工矿自动化 CPLD实验装置的数字钟设计 刘海鸿王 勇 (中国矿业大学信电学院，江苏徐州221008) 【摘要】本文给出了实现CPLD实验装置数字钟显示的软硬件设计，硬件设计以数码管的动态 扫描为基础。软件设计的实现是通过VHDL编程与MaxplUSI所支持的电路设计结合完成的。 【关键词】数字钟动态显示 1 引言 于人眼的“视觉暂留’’，看起来仍是连续稳定的。不 在CPLD的教学实验装置上通常要有数码仅降低显示部分成本，也大大简化了接口的连线 管作为输出显示设备。数码管是一种常用的输出 结构，易于编程。本实验箱数码管采取是动态扫描 设备。数码管有两种：共阴极和共阳极。共阴极中 显示法。 每个发光二极管的负极合在一起，共阳极中的每 2硬件设计基础 个发光二极管的正极合在一起。数码管的显示也 本实验箱所采用的CPLD为ALTER公司的 有两种：静态和动态扫描显示。静态显示是每个数 码管的各笔画段独占一个输出口，CPU把要显示 联共阳型数码管GEM5201B。8个数码管的七段a 的字形码送到输出口上，显示字符直到送出另外 一～g及dp均采用CPLD同一组I／O管脚。为减 一个字形码。静态显示法显示稳定、亮度大，节约 轻CPLD点亮数码管的负荷电流，在连接至接数 CPU时间，但占有较多I／O口，硬件成本高。动态码管之前加驱动电路，通过三极管放大电流， 扫描显示法是把所有数码管的笔画段，接到一组 CPLD提供较步的电流，电源提供大部分驱动电 输出口上，公共端则接在另外的输出口上，用一个 流。 频率足够高扫描信号将各个数码管逐个点亮，由 图4自动控制系统主画面 5结柬语 产。正常工作每班只需2名巡检工和1名操作员， 输料设备自动控制系统的实现，避免了人为 大大减少了岗位操作工人，为企业减人增效创造 因素的影响，提高了生产效率和产品质量，明显改 了良好的条件，经济和社会效益显著。 善了工人的劳动强度，保障了人员、设备的安全生 刘海鸿等：CPLD实验装置的数字钟设计 ·125· 各个数码管的显示由各自的VCC控制，即 ·在电路编辑器里，将以上生成的电路符号 组合起来，完成整个设计如图3。 CPLD另一组管脚。当CPLD这组管脚的某位输 出低电平时，对应的数码管点亮。此时，所采用的 小时时间Hb 分时间Mh 秒时间Sb 为负逻辑，不符合学生在做实验时的逻辑，因此在 CPLD的管脚之后加上逻辑转换电路，即CPLD 输出高电平，数码管点亮，电路如图1右下角。数 字钟的显示用到6个数码管。连接电路如图1： 清零鼍数时钟 清零置数时钟 清零置数时钟 数字钟显示所需要的时钟均由实验箱 图2数字钟的电路图 上一个6M的晶振提供。数字钟的置数、 数字钟的进位的实现由CO完成，每当低位 清零可由实验箱上的拨码开关实现。拨码 计数器计满时，CO置为1选中高位的使能。高位 开关接在CPLD的另一组管脚上。 计数器开始计数，所有计数器计满后，全置为0。