数码与错误检测方式.ppt

例1：有一信號原來的Bit pattern表示如下： 0111010 1100100 如果以7個位元為一單元，使用even-parity bit的偵錯方式，則新的信號的Bit pattern該如何（即原來的bit pattern加入parity bit）？ 解：原來Bite pattern中，前一個單元之“1”的個數 為偶數，後一個單元之1的個數為奇數，使用Even-parity Bit的偵錯方式，前一個單元之同位元為0，後一個單元之同位元為1。新的信號之Bit pattern為：0111010011001001。 2-3-2　區塊和檢查（Block Sum Check） 區塊和檢查實際上是由水平重複檢查（Longitudinal Redundancy Check；LRC）與垂直重複檢查（Vrtical Redundancy Check；VRC）所組成，其方法分別說明如下： 1. VRC：在傳送的Data中，每一字元加入一同位位元，以檢查Data的正確性，謂之。 2. LRC：在傳送的Data中，於Data內加入一同位元區塊（parity block），以檢查Data區段的正確性。 例如： LRC與VRC配合使用，可用來改善同位元檢測無法找出偶數個位元錯誤的缺點。但檢測方式較複雜，也無法明確也查出錯誤位元的位置。 例12：有一個信號原來的Bit pattern表示如下： 0111010 1100100 現使用二度空間的longitudinal redundancy check（LRC），even-parity bit check的偵錯方式，則新的信號其Bit pattern該如何？ 解：二度空間的的偵錯方式係加入新的一列於各數 碼資料之後；由題意知為偶同位元檢查。此新的信號的Bit partern可如下求出： LRC 故新的Bit pattern為 11001001 1011101 2-3-3　CRC（Cycle Redundancy Check，循環重複檢查） CRC是一種資料區段（Data Block）的檢測技術，其檢測方式如下。 資料區段中的0與1設為多項式之係數，將此多項式除以一特定多項式後，所得的餘數即為CRC碼，將此CRC碼與原多項式組合，即為所傳送出去的資料。在接收端將所接收的資料除以先前的特定多項式，若餘數為0，則代表資料無誤，否則表示資料已不正確。 方法： 假設M(x)代表m個位元的訊號，G(x)代表n階的特定多項式。則產生傳送訊號的步驟為： 1. （此處的a = n-1 ，代表訊號後補上a個 0）。 2. （使用互斥或閘運算來取代減法）。（Q(x)為商，R(x)為餘數） 3. ：傳送出去的訊號。 接收端所接收的訊號正確與否的判斷方法： 將所接收的訊號除以特定多項式G(x)，若餘數R(x)為0，則代表訊號正確，否則有誤。 1. CRC相當於LRC與VRC之組合，其優點是可以檢測出偶數個位元產生的錯誤，改善了同位檢查、LRC與VRC之無法檢測出的缺點。 目前幾種常用的G(x)多項式： (1). (2). (3). 3. 相除的操作是以互斥或閘運算來取代原來的減法。 例13：若資料編碼多項式為 ，則 (A)產生的CRC碼為何？ (B) 如何作錯誤偵測？ 編碼時，將 ，除以 （6個位元） 故CRC碼為1110=R(x) 檢查時，將所接收的資料（假設為T(x)），除以G(x)： 整除，故為正確之CRC碼，原訊息 例14：(1) 若 （訊號），特定多項式 ，求以CRC方式所送出的訊號為何？ (2) 若接收到訊號為 ，特定多項式為 ，是否有錯？若無則原資料訊號為何？ (1) （n為4個位元） ……餘 （所傳送的訊號） (2) 代表資料無誤，將所接收到的資料後3個位元去掉（a=3），即為原資料訊號。 餘0， 2-4 錯誤校正 半導體記憶體可能發生錯誤，一般分為硬體故障（hard failures）和軟體錯誤（soft errors）。 所謂硬體故障是指永久存在的物理缺陷，該缺陷可能導致儲存單元永遠處於0或1狀態，或來回在0與1之間跳動，無法可靠地儲存資料。通常發生硬體故障的原因可能是：工作環境不良、製程缺失或材料老化等因素的影響。 至於軟體錯誤則是一種隨機、非破壞性的事件，通常只竄改到某些儲存單元的內容，不會損壞記憶體。導致軟