集成二进制译码器译码范围扩展的电路设计方案论证报告物理系06-2.doc

集成二进制译码器译码范围扩展 的设计方案报告图12线—4线译码器为控制量，A1、A0 为地址输入量，、、、 为输出量，0有效。 表1 2线—4线译码器表 1 输 入 输 出 A1 A0 1 0 0 0 0 ? ?0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 图1端轮流译码，可扩大译码范围。 图～为输出端。 图扩展～为输出端。高位地址A2控制2个译码器芯片的端，使其轮流译码工作。 表线—线译码器 输 入 输 出 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1