第6章仿真与验证导论.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
6.1 系统任务与系统函数 系统任务与函数分类 ⑴显示任务 ⑵文件输入与输出任务 ⑶仿真控制任务 ⑷时间标度任务 ⑸ PLA建模任务 ⑹随机建模任务 ⑺变换函数 ⑻概率分布函数 ⑼字符格式化 ⑽命令行参变量 仿真调试程序 还有其它系统任务和函数用于读取文件中数据: 6.2编译指令的使用 编译指令: 2、编译时包含其它文件指令 激励波形仿真测试程序 【例6.2】 激励波形的描述 `timescale 1ns/1ns module test1; reg a,b,c; initial begin a=0;b=1;c=0; #100 c=1; #100 a=1;b=0; #100 a=0; #100 c=0; #100 $stop; end initial $monitor($time,,,a=%d b=%d c=%d,a,b,c); //显示 endmodule ModelSim仿真结果 仿真激励波形测试程序 【例6.8】 激励波形的描述 `timescale 1ns/1ns module test1; reg a,b,c; initial begin a=0;b=1;c=0; #100 c=1; #100 a=1;b=0; #100 a=0; #100 c=0; #100 $stop; end initial $monitor($time,,,a=%d b=%d c=%d,a,b,c); //显示 endmodule ModelSim仿真结果 例6.9 BCD编码器程序 例6.10 BCD编码器仿真测试程序 ModelSim BCD编码器仿真结果 【例6.11】 always语句用于时钟波形的描述 `timescale 1ns/1ns …… reg clk; parameter CYCLE=100; //一个时钟周期100ns always #(CYCLE/2) clk=~clk; //always语句产生时钟波形 intial clk=1; …… 2、 ModelSim仿真实例 ModelSim仿真 ModelSim工作界面 ModelSim仿真 ModelSim仿真 2、新建仿真文件 ModelSim仿真 3、输入仿真文件代码并编译 ModelSim仿真 生成编译文件自动加载到work工作库 ModelSim仿真 对work工作库中的测试程序进行命令仿真(simlate coverage) ,并从object中加载端口到波形Wave中。 4、点击仿真命令(run all),运行仿真程序,输出波形显示和命令行窗口结果显示 。 习 题 6 primitive carry_udpx(cout,cin,a,b); input cin,a,b; output cout; table //cin a b : cout //真值表 //只要有两个输入为0,则进位输出肯定为0 ? 0 0 : 0; 0 ? 0 : 0; 0 0 ? : 0; //只要有两个输入为1,则进位输出肯定为1 ? 1 1 : 1; 1 ? 1 : 1; 1 1 ? : 1; endtable endprimitive 【例6.5】用简缩符“?”表述的1位全加器进位输出UDP元件 1、组合电路UDP元件 2、时序逻辑UDP元件 primitive latch(Q,clk,reset,D); input clk,reset,D; output Q; reg Q; initial Q=1b1; //初始化 table //clk reset D:state:Q ? 1 ? : ? : 0; //reset高电平有效复位 0 0 0 : ? : 0; //clk低电平有效锁存 0 0 1 : ? : 1; 1 0 ? : ? : -; //“-”表示维持原状态 endtable endprimitive 【例6.6】 电平敏感的1位数据锁存器UDP元件 primitive DFF(Q,D,clk); input D,clk; output Q; reg Q; table //clk D : state : Q (01) 0 : ? : 0; //上升沿到来,输出Q=D (01) 1 : ? : 1; (0x)

文档评论(0)

1112111 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档