第4章51单片机的中断系统导论.ppt

本章介绍的主要内容 ★ 中断的基本概念 ★ 中断的系统结构 ★ 中断的响应过程 ★ 中断的的应用编程 在CPU和外设交换信息时，存在着快速CPU和慢速外设间的矛盾，机器内部有时也可能出现突发事件，为此，计算机中通常采用中断技术。 中断 CPU和外设并行工作，当外设数据准备好( 或有某种突发事件发生)时向CPU提出请求，CPU暂停正在执行的程序转而为该外设服务(或处理紧急事件)，处理完毕再回到原断点继续执行原程序。 中断源 引起中断的原因,中断申请的来源，中断源可以是I/O设备、故障、时钟、调试中人为设置。 中断优先级 当有多个中断源同时向CPU申请中断时，CPU优先响应最需紧急处理的中断请求，处理完毕再响应优先级别较低的,这种预先安排的响应次序。 中断的嵌套 在中断系统中，高优先级的中断请求能中断正 在进行的较低级的中断源处理， 中断与子程序的最主要区别： 子程序是预先安排好的；中断是随机发生的 中断系统是计算机的重要指标之一。 日常生活中的中断与计算机中断的比较： 4.1 中断系统结构  8XX51有5个中断源，3个在片内，2个在片外，它们在程序存贮器中有固定的中断入口地址，当CPU响应中断时，硬件自动形成这些地址，由此进入中断服务程序；5个中断源有两级中断优先级，可行使中断嵌套； 8XX51有5个中断源，其符号、名称、产生条件及中断服务程序的入口地址如表6.1。 符号 名 称 中 断 引 起 原 因 程序入口 INT0 外部中断0 P3.2引脚的低电平或下降沿信号 0003H INT1 外部中断1 P3.3引脚的低电平或下降沿信号 0013H T0 定时器0中断 定时计数器0计数回零溢出 000BH T1 定时器1中断 定时计数器1计数回零溢出 001BH T2 定时器2中断 定时计数器2中断(TF2或T2EX信号） 002BH TI/RI 串行口中断 串行通信完成一帧数据发送或接收引起中断 0023H 4.1 中断系统结构 一 中断源 (1)中断的允许/禁止—中断控制寄存器IE（地址A8H,可位寻址)  IE寄存器的各位对应相应的中断源，如果允许该中断源中断则该位置1，禁止中断则该位0。允许:置1(人工)，禁止:置0(人工/开机清零) 。。 EA - ET2 ES ET1 EX1 ET0 EX0 中断总控允/禁 不 用 T2 允/禁 串行口 允/禁 T1 允/禁 INT1 允/禁 T0 允/禁 INT0 允/禁 4.1 中断系统结构 二、中断控制的有关寄存器 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 T1 请求 有/无 T1 工作 启/停 T0 请求 有/无 T0 工作 启/停 INT1 请求 有/无 INT1 方式 下沿/ 低电平 INT0 请求 有/无 INT0 方式 下沿/低电平 2)中断请求标志及外部中断方式选择寄存器TCON(88H,可位) 1.中断标志位： TF1、TF0、IE1、IE0、RI 、TI =1，有中断请求（机器置1）；= 0，无中断请求。 CPU响应中断后, TF1、TF0、IE1、IE0自动清零(机器)。 TI，RI软件清零(人工)。 2.外部中断触发方式选择位：IT0、IT1 =1：下降沿触发；= 0：低电平触发 (人工) 。 3.TR0和TR1为T0和T1启动和停止控制(与中断无关)。 4.1 中断系统结构  (3)中断优先级管理寄存器IP地址B8H,可位寻址) 五个中断源的优先级别由IP寄存器管理，相应位置1，则该中断源优先级别高，置0的优先级别低。 ---- ---- PT2 PS PT1 PX1 PT0 PX0 无 用 位 无 用 位 T2 高/低 串行 口 高/低 T1 高/低 INT1 高/低 T0 高/低 INT0 高/低 T0 INT0 INT1 T1 串行口 当某几个中断源在IP寄存器相应位同为1或同为零时，由内部查询确定优先级，查询的顺序是： T2 4.1 中断系统结构 二、中断控制的有关寄存器 MCS-51系列单片机的中断结构可以用下图示。 4.1 中断系统结构 二、中断控制的有关寄存器 中断请求:开中断? 满足条件?优先级？有中断请求信号 (人工,机器) 中断响应:判断优