第6单元VHDLEx1.pptVIP

下载本文档

3
0
约小于1千字
约 40页
2017-03-15 发布于江苏
举报
版权申诉

第6单元VHDLEx1.ppt

1、本文档共40页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第6单元VHDLEx1

第六章 VHDL设计应用实例 6.1 8位加法器的设计 1、设计思路多位加法器的构成方式：并行进位串行进位并行进位：速度快、占用资源多串行进位：速度慢、占用资源少 * * 速度与资源的折中选择：并行加法器与串行级联 2、4位并行加法器 3、8位二进制加法器仿真结果： 6.2 8位乘法器的设计 1、选通与门模块andarith 2、16位锁存器reg16b 3、8位右移寄存器sreg8b 4、乘法运算控制器arictl 5、8位加法器adder8b 8位加法器及4位加法程序见6.1节。或： 6、8位乘法器multi8x8 仿真结果： 8位加法器构成8位乘法器与8位全并行乘法器性能比较（器件为EPM7256SRC208-7）： 128.2MHz 35.6MHz 最高速度 122/256（47%） 11/256 (4%) 共享扩展项 247/256（96%） 45/256 (17%) 逻辑单元（LC） 8位全并行乘法器 8位加法器构成8位乘法器 6.3 序列检测器的设计比较例3.9.22 及以下简洁描述 6.4 正负脉宽数控调制信号发生器的设计 8位自加载加法计数器LCNT8：顶层文件：