第七单元常用中规模组合逻辑电路设计.pptVIP

* 求Di的方法 （3）图形法 D0 D1 D3 D2 * 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 * ④画连线图 * 1）.用具有n个地址端的数据选择器实现n变量函数 例1 用8选1数据选择器实现逻辑函数Y=AB+AC+BC。 解：A：表达式比较法求解。 （1）将函数表达式转换为标准与-或表达式如下： （2）令A=A2、B=A1、C=A0，将上述表达式与8选1数据选择器输出函数表达式比较可得： D0=D1=D2=D4=0，D3=D5=D6=D7=1 * 解：B：卡诺图比较法求解。 （1）分别作出逻辑函数卡诺图和8选1数据选择器卡诺图如下 （2）令A=A2、B=A1、C=A0，比较两个卡诺图可得： D0=D1=D2=D4=0，D3=D5=D6=D7=1 * 2）.有n个地址端的数据选择器实现m变量函数（mn） 一般将卡诺图的变量数称为该图维数。如果把某些变量也作为卡诺图小方格内的值，则会减小图的维数，这种图称为降维图。 当函数输入变量的数目大于数据选择器的地址端的数目，只有将函数卡诺图的维数降到与选择器卡诺图的维数相同，两个卡诺图的才能一一对应。也就是说，对于函数输入变量多于选择器地址端的电路设计，必须先对函数的卡诺图进行降维。 以下举例说明降维方法。 * 例如：下图（a）为一个四变量的卡诺图，若把变量D作为记图变量，把它从卡诺图的变量中消去，则得三变量的降维图，如图（b）所示。 若用八选一数据选择器实现该图（a）表示的函数，用图（b）降维卡诺图与八选一数据选择器的卡诺图相对应得： * 由此可绘制出电路图。 此图可以看出，当逻辑变量数大于数据选择器地址变量数时，由降维图绘制电路需要增加部分门器件。 图（b）还可以继续降维得到图（C）。用四选一数据选择器和部分门电路即可实现逻辑函数的组合逻辑电路。 * ? 解 用4路选择器实现该函数时，应从卡诺图的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。??? ①选用变量A和B作为选择控制变量??? 多路选择器的应用 用4路选择器实现如下4变量逻辑函数的功能 F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15) ②选用变量B和C作为选择控制变量???  * * 4、用数据选择器构成数据比较器 用译码器和数据选择器能构成简化的数据比较器，能进行相等或不相等比较。 P201 例：7.11 * 由地址码决定将输入数据Ｄ送给哪１路输出。 逻辑表达式 地址变量 输入数据 数据分配是数据选择的逆过程。 根据地址信号的要求，将一路数据分配到指定输出通道上去的电路，称为数据分配器。 数据分配器（多路分配器） * 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 * 由74LS138构成的 1路-8路数据分配器 数据输入端 地址输入端 * 数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 * * * * * (3) 4线—16线译码器（74LS154） (逻辑电路设计略,设计方法同2—4译码器) 0 0 0 1 只 =0 A2 A1 A0 0 0 0 0 只 =0 Y0 Y1 1 1 1 1 只 =0 Y15 A3 A0 A1 A2 Y0 Y1 Y15 A3 译码器的应用举例: (1) 模拟信号多路转换的数字控制 输入模拟电压 模拟电子开关 u0 u1 u2 u3 译码器 A1 A0 Y0 Y1 Y2 Y3 u 输出模拟电压 数字控制信号 (2) 计算机中存储器单元及输入输出接口的寻址 0单元 1单元 2单元 3单元 控制门 控制门 控制门 控制门 译码器 A1 A0 Y0 Y1 Y2 Y3 或接口单元 存储器单元 计算机 中央控制 单元 (CPU) 数据线 地址线 单元选择线 二-十进制译码器的功能: 将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。 二-十进制译码器 74LS42译码器引脚排列图 74XX42 BCD—十进制译码器功能表 数字 BCD输入 十进制输出 D C B A 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 L H H H H H H H H H 1 0 0 0 1 H L