实时数字信号处理第2章计算单元概要.ppt

实时数字信号处理 第2章 计算单元 概述 每个内核都有6个计算单元 两个算术/逻辑单元（ALU） 两个乘/累加器（乘法器）单元 一个移位器 一套视频ALU 提供定点操作 处理不同类型的操作 数据移入和移出计算单元是通过数据寄存器文件的 数据总线 高级并行机制利用多功能指令 数据地址产生 寄存器文件 3个寄存器组 数据寄存器文件为计算单元从数据总线接收操作数并存储计算结果 指针寄存器文件含有寻址操作的指针 DAG寄存器是专用于管理DSP操作中的零开销循环缓冲的寄存器。 数据寄存器文件 包含8个寄存器 每个32位宽 一对独立的16位寄存器：低半部分和高半部分 3条独立总线连接寄存器文件和L1数据存储器 2条读、1条写 32位宽 每个周期内搬移多达4个16位的有效数据 32-bit和16-bit操作 R2=R1 + R2; /* 32-bit addition */ R2.L=R1.H * R0.L; /* 16-bit multiplication */ 累加寄存器 两个专有的40位的累加寄存器（A0和A1）的访问形式： 16位低半部分（An.L）、高半部分（An.H） 8位扩展（An.X） 低32位寄存器An.W 完全的40位结果寄存器（An） 指令操作 A0=A1; /* 40-bit move */ A1.W=R7;