chapter21触发器和时序逻辑电路技巧.ppt

第21章 触发器和时序逻辑电路 第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.1.1 RS 触发器 21.1.2 主从JK触发器 常用的JK触发器芯片—74LS76 21.1.4 触发器逻辑功能的转换 21.2 寄存器 21.2.1 数码寄存器 21.2.2 移位寄存器 21.3 计数器 21.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 3. 常用的四位同步二进制计数器(74LS161) 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 21.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 3、置数法 21.5 555定时器及其应用 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 2. 由555定时器组成的多谐振荡器 21.5 应用举例 21章作业 21.1.3 21.1.4 21.1.7 21.1.8 21.3.3 21.3.6 21.5.3 VA VB 输出端 电压控制端 高电平触发端 低电平触发端 放电端 复位端 +UCC 分压器 比较器 RS触发器 放电管 地 + + C1 + + C2 Q Q RD SD 5K 5K 5K T 2 4 5 6 7 8 3 1 2/3 UCC 1/3 UCC 1 0 2/3 UCC 1/3 UCC 0 1 2/3 UCC 1/3 UCC 1 1 2/3 UCC 1/3 UCC 0 0 RD SD V6 V2 比较结果 1/3 UCC 不允许 2/3 UCC + + C1 + + C2 . . 5K 5K 5K VA VB +UCC RD SD 5 6 2 V6 V2 2/3 UCC 1/3 UCC 2/3 UCC 1/3 UCC 2/3 UCC 1/3 UCC Q T 1 0 保持 导通 截止 保持 综上所述，555功能表为： Q Q RD SD T 输出 RD SD 1 0 1 0 1 1 Q T 1 0 保持 导通 截止 保持 21.5.2 定时器电路的应用 单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。 暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。 1. 由555定时器组成的单稳态触发器 单稳态触发器一般用做定时、整形及延时。 (地) uC R1 +UCC ui UCC + + C1 + + C2 Q Q RD SD 5K 5K 5K VA VB T 1 3 4 8 (复位端) uO 6 5 2 7 接通电源 2/3 UCC 0 1 1 0 1 Q=0 导通 1 稳定状态 · (地) uC R1 +UCC ui UCC + + C1 + + C2 Q Q RD SD 5K 5K 5K VA VB T 1 3 4 8 (复位端) uO 6 5 2 7 1 1 0 1 Q=1 截止 暂稳状态 0 1/3 UCC 0 0 1 (地) uc R1 +UCC ui UCC + + C1 + + C2 Q Q RD SD 5K 5K 5K VA VB T 1 3 4 8 (复位端) uO 6 5 2 7 2/3 UCC 1 0 1 0 Q=1 0 1 0 1 1 0 稳定状态 Q=0 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器F0每来一个