第6章组合逻辑电路.doc.doc

第6章 组合逻辑电路 逻辑电路按其逻辑功能和结构特点可以分为两大类，一类为组合逻辑电路，该电路的输出状态仅决定于该时刻的输入状态，而与电路原来所处的状态无关；另一类为时序逻辑电路，这种电路的输出状态不仅与输入状态有关，而且还与电路原来的状态有关。本章重点讨论了组合逻辑电路的分析方法和设计方法，并从逻辑功能及应用的角度来讨论加法器、编码器、译码器、比较器和数据选择器等几种常用的组合逻辑电路及相应的中规模集成电路。 6.1 组合逻辑电路的分析 6.1.1概述 组合逻辑电路的特点：输出与输入的关系有即时性，即电路在任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻的电路状态无关，这种数字电路称为组合逻辑电路，简称组合电路。本章将介绍组合逻辑电路常用额分析方法，还将介绍一些常用的具有特定功能的组合电路。 组合逻辑电路可以有一个或多个输入端，也可以有一个或 多个输出端。其一般示意图如图6-1所示。在组合逻辑电路 中，数字信号是单向传递的，即只有从输入端到输出端的传递， 没有从输出端到输入端的反传递，所以各输出状态只与输入端 的即时状态有关，其函数表达式的形式如式（6-1）： 图6-1 组合逻辑电路框图 （6-1） 研究组合电路的任务有三个方面： (1)对已给定的组合电路分析其逻辑功能。 (2)根据逻辑命题的需要设计组合电路。 (3)掌握常用组合单元电路的逻辑功能，选择和应用于到工程实践中去。 6.1.2组合逻辑电路的分析 所谓逻辑电路的分析，是指已知逻辑电路，找出输出函数与输入变量之间的逻辑关系。传统的分析步骤如下： 第一步：由给定的逻辑图写出输出函数的表达式； 第二步：根据输出函数表达式，列出输出函数真值表； 第三步：由真值表分析电路的功能。 【例6.1】分析图6-2（a）所示电路的逻辑电路的功能。 图6-2 解 第一步，写出输出函数h和j的表达式，写输出函数表达式一般从输入开始，逐级向后推，直到输出级。根据给出的逻辑图6-2（a）可得： 表6-1 第二步，列出真值表如表6-1所示。 第三步，对电路功能的分析。从表6-1可以 看出，若A、B分别作为一位二进制数，则h就是 A、B相加的和而j就是他们的进位。 对于图6-2（a）所示电路，通常称作“半加法器”，因为它只能对两个二进制数码求和。图6-2（b）是半加器的符号。 【例6.2】分析由半加器和逻辑门组成的电路（如图6-3所示） 图6-3 解 第一步，写出函数表达式： 第二步，列出真值表如表6-2所示。 第三步，对电路功能的分析。从真值表可以看出，该电路可以对个二进制数码求和，产生和数以及向高位进位数。在三个数求和的数码中，把看作本位数求和的数码，把看作低位想象本位的进位，则这样的电路被称为“全加器”，符号如图6-3（b）所示。 表6-2 6.2 组合逻辑电路的设计 6.2.1 组合逻辑电路的设计步骤 1.逻辑抽象 (1) 分析事件的因果关系，确定输入变量与输出变量。通常总是把引起事件的原因定为输入变量，而把事件的结果作为输出变量。 (2)定义逻辑状态的含义（逻辑赋值），用0、1表示逻辑的两种状态。 (3)根据给定事件的因果关系列出真值表。 2.写出逻辑函数式 从已得到的逻辑真值表很容易写出逻辑函数式，其方法不再重复。 3.将逻辑函数式化简或变换 如果使用SSI（小规模）设计，需将函数式化为最简形式，以使电路中所用的门电路个数最少，输出端的个数最少。 如果使用MSI（中规模）设计，则应将函数式变换成与所选用的MSI的函数形式类似的形式，以使用最少的MSI实现这个逻辑电路。 4.根据化简或变换后的函数式画出逻辑电路的连接图。 整个设计过程如图6-4中的框图所 图6-4 6.2.2 组合逻辑电路的设计举例 【例6.3】设计一个电路，用以判别一位8421码是否大于5。大于5时，电路输出1，否则输出0。 解 ① 根据题意列出真值表。 表6-3 假设输入端的8421码用四个变量表示，网络的输出用F表示，可以得到6-3所示的真值表。 表的上部表示当输入A,B,C,D代表8421码的值在0～5之间时，输出F为0；输入的值在6～9之间时，F为1。因为输入A,B,C,D表示8421码，所以A,B,C,D的值在1010～1111是不可能出现的，这在逻辑电路设计中称为“约束条件”。既然这些