第07单元++逻辑代数基础.pptVIP

由于iB＞IBS，所以T饱和导通，故有uo =UCES ≤0.3 V为低电平。因此，图7-5（a）所示电路实现的是非逻辑运算。非逻辑关系的真值表如表7-5所列。 非逻辑关系的表达式可写为： 上式中，字母上方的“—”表示非运算，读作非或反。 7.3.2 复合门电路 与、或、非是逻辑代数中的3种基本运算，实际的逻辑问题往往比与、或、非复杂得多，不过这些复杂的逻辑运算都可以通过3种基本的逻辑运算组合而成。最常见的复合逻辑运算有：与非运算、或非运算、异或运算、同或运算以及与或非运算，其逻辑表达式、逻辑符号、真值表如表7-6、7-7所列。 说明两点： （1）逻辑非的运算符号尚无统一的标准。除了本书中采用“—”表示非运算以外，目前在国内、外的某些电子技术教材和EDA软件中，也有采用A/、～A、?A表示A的非运算。 （2）关于与、或、非三种基本逻辑门电路以及几种复合逻辑门电路的逻辑符号，以上给出的是国标符号。此外，还有一种符号是目前国外教材和EDA软件中使用比较多的特定逻辑符号（见图7-6），在此一并给读者列出，以便对照和学习。 7.3.3 集成门电路 分类：根据半导体器件的类型，数字集成门电路分为MOS集成门电路和双极型（晶体三极管）集成门电路。MOS集成门电路中，使用最多的是CMOS集成门电路。双极型集成门电路中，使用最多的是TTL集成门电路。TTL门电路的输入、输出都是由晶体三极管组成，所以人们称它为晶体管-晶体管逻辑门电路（Transistor Transistor Logic），简称TTL门。 1. TTL集成门电路 （1）TTL与非门 图7-7所示为TTL与非门 的电路结构。 图7-7 电路内部分为三级： 输入级：由多发射极三极管T1和电阻R1组成，多发射极三极管T1有多个发射极，作为门电路的输入端。D1、D2是输入端保护二极管，为抑制输入电压负向过低而设置的。 中间放大级：由T2、R2、R3组成，T2集电极输出驱动T3，发射极输出驱动T4。 输出级：由T3、T4、D3和R4组成。 工作原理分析：若输入端至少有一个是低电平0 V，则T1管基极电位uB1 = 0.7 V，这0.7 V电压不能使T1集电结、T2发射结、T4发射结三个PN结导通，所以T2、T4截止。此时，VCC通过R2使T3导通，uo = VCC -IB3R2 - uBE3 - uD3≈VCC - uBE3 - uD3≈5-0.7-0.7=3.6V，输出为高电平UoH。 当输入信号A、B均为高电平3 V时，T1基极电位升高，足以使T1集电结、T2发射结、T4发射结三个PN结导通，三个PN结一旦导通，T1基极电位即被钳位于2.1V。T1的发射结反偏，集电结正偏，处于倒置工作状态，T1失去电流放大作用。三极管T2、T4导通后，进入饱和区，uo =UCES4 = 0.3 V，输出为低电平UoL。 可见图7-7所示电路的输入、输出满足与非逻辑关系，是与非门。 图7-8所示是两种TTL集成与非门74LS00和74LS20的引脚排列图。74LS00内部集成了四个完全相同的2输入与非门，故简称为四-2输入与非门；74LS20为二-4输入与非门，图中“NC”表示没有用的空引脚。 为便于今后应用，结合上述TTL与非门，介绍几个反映门电路性能的主要特性参数。 ① 输入、输出的高低电平 集成TTL与非门输入和输出高、低电平的数值为：输出高电平UoH ≈3.6 V，输出低电平UoL = UCES = 0.2 V，输入低电平Ui L = 0.4 V，输入高电平Ui H = 1.2 V。 以上电平值是一种较理想的情况。对于TTL门电路（如74系列）来说，高、低电平的标准电压值为：UoL = 0.4 V，UoH = 2.4 V，UiL = 0.8 V，UiH = 2 V。 ② 电压传输特性 反映输入电压Ui和输出电压Uo之间关系的曲线，称为电压传输特性，如图7-9所示。输出由高电平转为低电平时，所对应的输入电压，称为阈值电压或门槛电压UT，图7-9中UT约为1.4 V。 图7-9 ③ 噪声容限 当输入电压受到的干扰超过一定值时，会引起输出电平转换，产生逻辑错误。电路的抗干扰能力是指保持输出电平在规定范围内，允许输入干扰电压的最大范围，用噪声容限来表示。由于输入低电平和高电平时，其抗干扰能力不同，故有低电平噪声容限和高电平噪声容限。