电子技术第12讲(计数器)new分解.ppt

* R Q Q R S J K Q Q R S J K Q Q R S J K Q Q R S J K CP Q0 Q1 Q2 Q3 异步十进制加法计数器 2个十进制计数器组成1个 100进制计数器 Q3 Q2 Q1 Q0 CP R 异步十进制加法计数器 Q3 Q2 Q1 Q0 CP R 异步十进制加法计数器 Q3 Q2 Q1 Q0 CP R 异步十进制加法计数器 CP 进位脉冲 个位数 十位数 R Q3由1变成0时，向十位数送一个进位脉冲， 使十位数计一个数，同时个位数全变成0000 * 21.3.3. 任意进制计数器 M进制计数器：触发器内含状态组合的个数。 N位二进制计数器（满进制计数器）：n个触发器组成，有2n=M 个计数状态。 无效状态：对于非二进制计数器来说，当有效状态数N和所用触发器的位数n之间存在N M=2n关系时，必然存在M -N个多余状态，即无效状态（如例十进制计数器中的1010一1111六个状态）。 自启动能力：实际中，由于某种原因（如干扰信号等）使计数器进入某一无效状态时，计数器能够自动由无效状态返回到有效状态循环中的能力。 1. 几个概念 * 例：P348习题21.1.12，判断是否具有计数功能： 依据： （1）Qn+1=JQn+KQn = 1.Qn+1.Qn = Qn （2）Qn+1=JQn+KQn = Qn.Qn+1.Qn = 0 （3）Qn+1=JQn+KQn = 1.Qn+ Qn.Qn = 1 （4）Qn+1=JQn+KQn = Qn.Qn+1.Qn = Qn （5）Qn+1=D= Qn （6）Qn+1=D=0 （1）、（4）、（5）翻转，可计数；（2）、（3）、（6）不翻转，不可计数。 Qn+1=JQn+KQn， Qn+1=D * 例：分析图中所示逻辑电路的逻辑功能，说明其用途，设初始状态为“000”。 C RD Q0 Q J K Q Q1 Q J K Q Q2 Q J K Q * （2）因初始状态Q2Q1Q0为“000”，故此时J、K端电平为： J2=0 ， K2=1 J1=1， K1=1 J0=1， K0=1 （3）根据此时JK触发器的状态得出各触发器下一时刻的状态“001” C RD Q0 Q J K Q Q1 Q J K Q Q2 Q J K Q F1 F0 F2 （4）依次推算，直至返回至初始状态“000”为止。列出状态表。 （1）由图得出各触发器J、K端逻辑式： J2=Q0 Q1 ，K2=1 J1=1， K1=1 J0=Q2， K0=1 注：F1的时钟由F0提供，故Q1只在Q0由“1”变为“0”时才翻转。 * CP J2=Q0Q1 K2=1 J1=1 K1=1 J0=Q2 K0=1 Q2 Q1Q0 0 0 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 1 2 0 1 1 1 1 1 0 1 0 3 1 1 1 1 1 1 0 1 1 4 0 1 1 1 0 1 1 0 0 5 0 1 1 1 1 1 0 0 0 注：F1的时钟由F0提供，故Q1只在Q0由“1”变为“0”时才翻转。 JK状态由本次触发器的状态（现态）决定 JK状态决定了下一时钟周期下的各触发器的状态（次态） 结论：经过五个脉冲循环一次，为五进制计数器。 C RD Q0 Q J K Q Q1 Q J K Q Q2 Q J K Q F1 F0 F2 * 作业：P352习题21.3.11, P354习题21.3.14 * 2. 数字集成电路计数器 常用数字集成电路计数器芯片举例: 74LS160 4位同步十进制加法计数器，直接清除 74LS161 4位同步二进制加法计数器，直接清除 74LS290 异步二-五-十进制法计数器 * 集成计数器74LS290/ 74LS90的逻辑结构及功能 74LS290－2分频和5分频的十进制计数器 ? 5 ?2 CPA CPB S9(1) S9(2) R0(2) R0(1) QD QA QC QB 时钟 输出 控制信号 (下降沿触发) 一位二进制计数器 三位五进制计数器 * 74LS290的功能（计数功能） 2分频器 (二进制计数器) (五进制计