数字频率计绪论.docVIP

2015年全国大学生电子设计竞赛 （F题） 20年8月日 摘 要 以的为核心，放大整形电路、有效值测量电路和显示模块。对信号进行放大和整形输入到芯片，传统单片机相比，的主频和定时器的频率可以通过到高达HZ，因此可实现对信号频率周期等精确测量实现高速高精度测频，实现范围为z100MHz的测量，通过、有效值mV1V有效值电压的测量对测量的结果用显示显示，该系统性能良好，实现了本题的基本要求目 录 一、系统方案 1 1、测频方法的论证与选择 1 2、时间间隔测量方法的论证与选择 1 3、控制系统的论证与选择 1 二、系统理论分析与计算 2 1 、频率测量原理分析 2 2、时间间隔测量原理分析 3 3 、宽带通道放大器原理分析 3 4、正弦波有效值测量原理 3 5、脉冲信号占空比测量方法分析 4 6、提高仪器灵敏度的措施 4 三、电路与程序设计 4 1、电路的设计 4 （1）放大整形电路设计 5 （2）STM32F407最小系统电路设计 6 2、程序的设计 6 （1）程序功能描述与设计思路 6 （2）程序流程图 6 四、测试方案与测试结果 7 1、测试方案 7 2、测试条件与仪器 7 3、测试结果及分析 8 （1）测试结果(数据) 8 （2）测试分析与结论 8 五、总结 8 六、参考文献 9 附录1： 10 附录2：部分源程序 12 数字频率计（F题） 【组】 系统方案 本系统主要由、电路模块、显示模块组成。 1、的论证与选择 ：直接测频是定义测量，计数值会产生1个字误差，测设计要求。方案二：周期法，低频信号的测量，值产生1个字误差，振荡，影响 方案三：是通过、低成本、低功耗机对进行计数处理数据，实现高速、高精度的测综合以上三种方案，选择方案三。 2时间间隔测量方法的论证与选择 一：。两种频率的，实现高精度的测量，时钟频率的稳定度非常高，电路的工作效率，实现。：法。T期间对电容进行充电，测量精度理论上非常高，电容充放电非线性测量范围。法时钟信号沿计数输出脉冲个数范围广，容易实现，能够实时处理。 种方案，选择方案。、控制系统的论证与选择 方案一：FPGA可编程逻辑器件作为控制及数据处理的核心，通过对外部的 A/D 控制，将采集到的模拟信号（正弦波、方波、矩形波）进行数字转换，再由计数模块对转换后的数据进行计数，通过显示模块输出方案二：作为主控芯片利用能力和更加灵活的逻辑控制功能了精度不高、稳定性差的问题外围进行捕捉内部定时器s闸门时间脉冲计数信号经过全波到有效芯片，数据处理和输出 图 1 FPGA有很强的控制能力，但控制能力并且在数字信号处理上较弱，在测量有效值和数据显示上比较麻烦此外，较大，数处理能力强且功低，综合考虑，选择方案二。系理论分析与计算 10-4量级，要求闸门信号的精度为10-5量级。当被测信号频率增高时，在闸门脉冲表精度不变的情况下，计数器的误差会增大，但相对误差不会增大，然而对于频率较低时会出现严重的误差，所以我们采用了STM32F407的触发捕捉来实现高速度高精度的测频，频率算法示意图如图2。 图2 频率算法示意图 误差分析：触发捕捉测频法频率的定义（即f=N/t）对信号的频率进行测量 由于 所以 考虑到极限情况，相对误差最大值为 式中，?f/f为测量频率时的相对误差；?N/N为计数值的相对误差；?t/t为时间的相对误差。测量时间t为1 s，要减小?N/N误差，就要增大f而本设计触发捕捉方法就是为了高速、高精度地测量z100MHz的信号，因此这项误差可以很小，基本忽略。2、时间间隔测量间隔测量原理图，f0，对应的周期T0 =1/f0，在待测脉冲上升沿计数器输出计数脉冲个数M、N，T1、T2为待测脉冲上升沿与下一个量化时钟脉冲上升沿之间的时间间隔，则待测脉冲时间间隔Tx为：? ?????????Tx=（N-M）0+T1-T2 (1) 然而，计数法得到的是计数脉冲个数M, N，因此其测量的脉冲时间间隔为： Tx=（）0 (2) 比较表达式（1）（2）可得计数法的测量误差为?=T1-T2，该误差称为计数法的原理误差。除了原理误差之外，计数法还存在时标误差，其产生的原因是量化时钟的稳定度? T0/ T0。通过提高量化时钟的频率可以误差本设计采用为，高精度的测量时间间隔。 图 3 3 、宽带通道放大 在实现频率和周期测量，题目要求信号有效值电压范围V1V,STM32F407内部集成12位A/D转换，