基于MOSFET的全分量应力传感器.pdfVIP

基于MOSFET的全分量应力传感器 田阔1 王拮壶1 胡朝红2 王建锋2 刘理天1 1．清华大学微电子学研究所北京 100084 2．IntelProducts Shanghai，上海外高桥保税区英伦路999号 摘要：集成应力传感测试芯片是测量片上应力分布的有力工具．本文研究基于(111)硅片的全分 容的优点。本文讨论了一种制作在(111)型硅片上的MOSFET型集成电路封装应力测试单元的设计． 这种单元共有八个MOS晶体管，包括四个n型MOS晶体管和四个P型MOS晶体管，通过对八个晶体 管进行合理的排布，使之具有除了上述优点之外，还能够对一个状态点全部六个应力分量进行测量． 1．引言 尽管集成电路的特征尺寸不断降低，但是随着对集成电路性能和功能的要求的不断提高，集成电路的芯 片面积仍旧在不断增加。即使如此，在很多情况下集成电路的集成度或者成本仍旧不能满足需要。为了提高 集成度、降低成本、提高电路的性能和功能，出现了多层芯片堆叠封装技术，即在一个集成电路封装中将多 层管芯堆叠起来以提高集成度。 与普通单层管芯封装相比，多层封装技术在实现高集成度的同时，也带来了更加复杂的封装问题。由于 多个管芯之间以环氧树脂进行粘合，当管芯数量达到一定程度时，高温工艺和多层堆叠封装引起芯片上较大 的封装应力和残余应力，带来了复杂和严重的应力问题，影响芯片的性能，甚至造成芯片的断裂和失效。尤 其是最底层的芯片，将受到相当大的应力作用。因此，封装和芯片的应力问题日益突出，与应力相关的损伤 增多，成为器件失效的主要原因之一。为了分析多层封装中的应力分布并提高成品率，需要对多层封装应力 进行测量。 目前测量集成电路应力分布的方法包括压阻方法和MOSFET方法。压阻方法是指通过测量应力在芯片 上的集成压阻产生的阻值变化，对应力进行测量。压阻测量目前有成熟的产品，包括美国Sandia国家实验 室、欧洲Mesmeric公司等。图1所示为压阻测量原理的示意图。压阻测量的主要缺点是压阻占用的面积较 大，因此不能对应力空间变化剧烈的的情况进行测量，这是因为尺寸的限制导致测量的是一个较大面积区域 内的平均应力，无法正确反应应力分布的实际情况。同时，MOSFET具有高敏感性、宽有效温度范围、集成 图I 集成电路应力分布测量传感器示意图 137 有源电路，避免了对单个阻值变化测量等优点。另一种测量应力分布的方法采用MOSFET，MOSI礓T在沟 道区同样存在压敏效应，通过测量应力引起的MOSFET沟道的电阻的变化，测量沟道所在位置的应力情况。 知的情况下可以测量4个分量的应力0。 2．MOSFET应力传感器的基本原理 在(III)硅片上取坐标系【T10】【T．2】【00l】，如图2所示，则压阻变化为0： 百AR=【墨一。+垦吐+马《，+2√j(B一)、crh]cos2妒+ 【岛叫。+马吐+岛吒一2√乏(岛一B3)o刍]sin2≯+ 【2√i(岛一岛)口厶+(马一Bz)a：2]sin2≯+f(T) x：tito! 图2 (111)硅片坐标系 其中为了简化表达式，作了如下符号记法上的代换： 置=芈舡毕如毕 极电压之间的关系满足萨方程。在线性区的萨方程为： 乇=p‰·H工IIp：岱．一巧一等b (2) 饱和区的萨方程为： 毛=∥cox詈掣 压。 由于在应力作用下阙值电压的变化非常小【5】，因此其对电流变化的影响可以忽略。因此易的相对变化为【51 r7∽