第17讲输入输出控制、串行接口、并行接口解说.ppt

(7)CPU 执行键盘中断服务程序从键盘输入缓冲器中取得输入的数据。 (8)中断服务程序结束时返回到原先被中断的程序继续执行。 用中断控制方式的 I/O 处理过程的效率要比程序控制方式高 , 但 CPU理过程也更复杂, 如果处理的是高速外部设备,由于频繁地中断, CPU效率会降低, 此时应采用 DMA 控制方式 3.5.4 8237 可编程 DMA 控制器 1.DMA控制方式的原理 CS: 片选, 低电平有效。 RESET: 复位, 高电平有效。 屏蔽寄存器置 1 ,其他寄存器均清0。复位后 , 8237 处于空闲周期, 它的所有控制线都处于高阻状态,复位之后必须重新初始化, 否则 8237 不能进入DMA 操作。 READY: 准备就绪, 高电平有效。当所选择的存储器或 I/O 端口的速度较慢, 需要延长传输时间时, 使 READY 端处于低电平, 8237 自动在存储器读和存储器写周期中插入等待周期, 当传输完成时 , READY 端为高电平, 表示存储器或外设准备就绪。 ADSTB: 地址选通, 高电平有效。当前地址寄存器的高 8位经数据总线 DB7 – DB0 送到外部锁存器中。 AEN: 地址允许输出, 高电平有效。把外部锁存器中的高 8 位地址放到系统地址总线上, 与芯片输出低 8 位地址构成内存单元地址的偏移量。DMA传送时屏蔽别的系统总线驱动器。 MEMR: 存储器读, 低电平有效, 输出, 只用于 DMA 传送。在 DMA 读周期期间 , 用于从寻址的存储器单元中读出数据 MEMW: 存储器写, 低电平有效, 输出, 只用于 DMA 传送。在 DMA 写周期期间,用于将数据写入所寻址的存储单元中。 lOR: I/O 读信号, 低电平有效 , 双向。CPU 控制总线时, 它是输入信号, CPU 利用此信号读取 8237 内部寄存器的状态; 当 8237 控制总线时, 它是输出信号, 与MEMW相配合, 控制 数据由外设传送至存储器。 lOW: I/O 写信号, 低电平有效, 双向。 CPU 控制总线时, 它是输入信号, CPU 利用它把信息写入 8237 内部寄存器(初始化) ; 当 8237 控制总线时, 它是输出信号, 与 MEMR 互相配合, 把数据从存储器传送至外设。 EOP: DMA 传送过程结束信号, 低电平有效, 双向。当由外部向DMA控制器送一个EOP信号时, DMA 传送过程被外部强迫结束。当 DMA 控制的任一通道计数结束时, 会从EOP引脚输出一个低电平, 表示 DMA 传输结束。无论是从外部终止 DMA 过程 , 还是内部计数 结束引起 DMA 过程终止, 都会使 DMA 控制器的内部寄存器复位。 DREQ0-DREQ3: DMA 请求输入信号, 有效电平可由编程设定。是外设为取得DMA 服务而送到各个通道的请求信号。 在固定优先级情况下 , DREQ0 优先级最高, DREQ3 优先级最低; 在优先级循环方式下 , 某通道的 DMA 请求被响应后 , 随即降为最低级。 8237 用 DACK 信号对 DREQ 的响应, 在信号有效之前, DREQ 信号必须维持有效。 DACK0 - DACK3: DMAC 对各个通道请求的响应信号, 输出, 有效电平可由编程设定。 8237 接收到通道请求后, 向 CPU 发出 DMA 请求信号 HRQ, 当 8237 获得 CPU 送来的总线允许信号 HLDA后 , 产生 DACK 信号送到相应的外设端口, 从而进入 DMA 服务过程 HRQ: 8237 给 CPU 的总线请求, 高电平有效。当 I/O 端口要求 DMA 传送时, 向 DMA 发送 DREQ 信号, 如果相应通道屏蔽位为0, DMA 请求未被屏蔽, 则 DMA 控制器的 HRQ 端输出为有效电平,向 CPU 发总线请求。 HLDA: 总线响应信号, 高电平有效, 是 CPU 对 HRQ 信号的应答信号。 CPU 接收到 HRQ 信号后, 在当前总线周期结束之后让出总线 , 并使 HLDA 信号有效。 程序命令控制逻辑对 CPU 送来的程序命令进行译码, 在 DMA请求服务之前 (即芯片处于空闲周期) , 通过 I/O 地址缓冲器送来的地址 A3 - AO 分别对内部寄存器进行预置; 在 DMA 服务期间 (即芯片处于操作周期) ,对方式控制字的最低两位Dl、DO 进行译码, 以确定DMA 的 操作通道。 A3-A0: 地址总线低 4 位, 双向。当 CPU 控制总线时, 是地址输入线, CPU 用这 4 条地 址线对 DMA 控制器的内部寄存器进行寻址, 完成对 DMA 控制器的编程。当8237控制总线时, 由这 4 条线输出要访问的存储单元的最低 4 位地