第四章 存储器浅析.ppt

⑷ 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 二、半导体存储器接口的基本技术 线选译码示例 A14 A12～A0 A13 (1) 2764 (2) 2764 CE CE A19～ A15 A14 A13 A12～A0 一个可用地址 1 2 ××××× ××××× 1 0 0 1 全0～全1 全0～全1 04000H～05FFFH 02000H～03FFFH 切记： A14 A13＝00的情况不能出现 00000H～01FFFH的地址不可使用 二、半导体存储器接口的基本技术 2、动态RAM DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址 2、随机存取存储器 动态基本存储电路：以电容为基础 因电容漏电,为保持信息不变，需定时刷新 可由1个半导体管构成 单管动态存储电路 2.电容漏电现象：刷新 3. 写数据 (1)行、列选择线高电平 (2)数据输入/输出线高电平 电容C充电，为高电平。 (3)数据输入/输出线低电平 电容C放电，为低电平。 1.信息存放：电容C 2、随机存取存储器 动态基本存储电路：以电容为基础 因电容漏电,为保持信息不变，需定时刷新 可由1个半导体管构成 单管动态存储电路 1.信息存放：电容C 2.电容漏电现象：刷新 3. 写数据 4. 读数据 (1)行、列选择线高电平 (2)电容C上的信息输出至数据输入/输出线。 2、随机存取存储器 DRAM芯片4116 存储容量为16K×1 16个引脚： 7根地址线A6～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* VBB DIN WE* RAS* A0 A2 A1 VDD VSS CAS* DOUT A6 A3 A4 A5 VCC 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 2、随机存取存储器 DRAM 4116的读周期 DOUT 地址 TCAC TRAC TCAH TASC TASR TRAH TCAS TRCD TRAS TRC 行地址 列地址 WE CAS RAS 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读有效 数据从DOUT引脚输出 2、随机存取存储器 DRAM 4116的写周期 TWCS TDS 列地址 行地址 地址 TDH TWR TCAH TASC TASR TRAH TCAS TRCD TRC TRAS DIN WE CAS RAS 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元 2、随机存取存储器 DRAM 4116的刷新 TRC TCRP TRAS 高阻 TASR TRAH 行地址 地址 DIN CAS RAS 采用“仅行地址有效”方法刷新 行地址选通RAS*有效，传送行地址 列地址选通CAS*无效，没有列地址 芯片内部实现一行存储单元的刷新 没有数据输入输出 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新 2、随机存取存储器 DRAM芯片2164 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* NC DIN WE* RAS* A0 A2 A1 GND VSS CAS* DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 2、随机存取存储器 SRAM与DRAM的比较： 容量、速度： 成本、功耗： 用途： SRAM常用作缓存 DRAM则用作主存 使用： SRAM较简单 DRAM较复杂：必须处理刷新的问题 2、随机存取存储器 EPROM EPROM 2716 EPROM 2764 EEPROM EEPROM 2717A EEPROM 2864A 3、只读存储器 一、半导体存储器 1、EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行