组成原理设计汇报内容指导.docVIP

【课程设计内容】 题目： 指令系统设计： 编号 指令 机器码1 机器码 2 注 释11 ADDC A, EM 1000 EM 将存储器EM地址的值加入累加器A中，带进位 22AND A, @R? 10101 累加器A“与”间址存储器的值 33MOV R? A 100000 将累加器A中的值送入R?中 56RLC A 110111 累加器A带进位左移 模型机硬件设计：逻辑电路设计：【系统设计】 模型机逻辑框图 图2 芯片引脚逻辑框图 图3 CPU逻辑框图 指令系统设计 11 ADDC A, EM 类型 寻址方式 功能：将存储器EM地址的值加入累加器A中，带进位 22 AND A, @R? 类型 寻址方式 功能A“与”间址存储器的值 33 MOV R? A 类型 寻址方式 功能A中的值送入R?中 56 RLC A类型 功能A带进位左移 微操作控制信号 指令执行流程 T7 PC→MAR PCOE MAREN PC, MAR, EM, W, A,ALU, F T6 EM→W PC + 1 EMEN EMRD WEN T5 W→MAR WEN WAREN T4 EM→W EMEN EMRD WEN T3 A+W→DBUS→A S2?~S0 AEN FEN 22 AND A, @R? T5 @R? →MAR WEN MAREN R, DBUS, MAR, EM, W,A ALU,F T4 EM→W EMEN EMRD WEN T3 A AND W→DBUS→A S2?~S0 AEN FEN 33 MOV R?, A T3 A→DBUS→R? AEN? A, DBUS,A 56 RLC A T4 L→DBUS→W FEN,X=110 WEN R, DBUS, W, A,F CN T3 W→DBUS→A AEN 取指周期5、组合逻辑控制器设计：假设该模型机采用组合逻辑控制器，根据指令执行流程，划分机器周期及节拍，安排操作时序表，写出每个控制信号的逻辑表达式（可以只针对“设计内容1”分配给你的指令去设计，不必考虑其他指令，但操作码、控制信号等必须遵循模型机已设定的） 6、微程序控制器设计：假设该模型机采用微程序控制器，根据指令执行流程，安排微指令格式，为每条微指令安排微地址及下址，设计微地址修改逻辑。假设微指令采用水平格式，操作控制字段采用直接表示法，后继微地址采用断点方式获得，采用T1、T2两级时序系统， T1取微指令，T2执行微指令并在此周期修改微地址形成后继微地址。（可以只针对“设计内容1”分配给你的指令去设计，不必考虑其它指令，但操作码、控制信号等必须遵循模型机已设定的，模型机共有64条指令，取微地址位数时要估计全部指令的所有微指令个数） 【系统实现】 模型机实现（微操作控制信号实现的VHDL描述，只写本人题目要求的指令及其所涉及的控制信号，内容2要求的逻辑电路的图形符号表示、功能、及其VHDL描述）（参见《模型机设计－部分.doc》） （1）逻辑电路的图形符号表示、功能 （写上你的设计） （2）指令所涉及的微操作控制信号 （写上你的设计） （3）系统实现（填下面VHDL程序） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CPU2013 IS GENERIC( ALL_ZERO:STD_LOGIC_VECTOR(7 DOWNTO 0) := INT_ENTER: STD_LOGIC_VECTOR(7 DOWNTO 0) := INT_CODE : STD_LOGIC_VECTOR(7 DOWNTO 0) := DataWidth: integer :=7；――八位机 --ALL_ZERO : STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000000000000; -- 十六位机 --INT_ENTER: STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000011100000; --INT_CODE : STD_LOGIC_VECTOR(15 DOWNTO 0) := 0000000010111000; --DataWidth: integer := 16 ); PORT ( ――CPU引脚描述 clk : IN STD_LOGIC;