第五部分 时序逻辑电路(续)讲解.pptVIP

摸6，逢6进1 计数至15异步置4，减法时，4,3,2,1,0,15；虽然有个15（1111），但是Q3根本不需要，因为4~0都只要三位二进制数 * * * 无效状态，除了Q0，Q1，Q2同时为0，相应的次态的Q0才为1，否则次态的Q0就为0；次态的Q1Q2Q3即为现态右移的值（也可以从47页中的驱动方程可以看出） * 第*页 0000 0001 0010 0011 0100 0101 1110 1111 1001 1000 0111 0110 1011 1101 1100 1010 工作状态 无效状态 考虑无效状态的状态转换图： EP ET 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1J 1K C1 ?1 R 1 1 1 C Q0 D0 Q1 Q2 Q3 CP ?1 D1 D2 D3 1.内部逻辑图 （五）中规模集成十进制计数器：74LS160 * 第*页 P和T是计数使能输入端，P、T和进位输出端C是为了级联而设置的。 Q0 CTRdiv10 CP D0 D1 D2 Q1 Q2 Q3 G3 CT=0 C5/2,3,4+ D3 1，5D G4 M1 M2 3CT=9 ET EP C 3.功能表 2.逻辑符号 其功能与二进制同步计数器74161的类似，用法一样。 例：设计24进制BCD码计数器。 23=（0010，0011）8421BCD 4 应用： * 第*页 1 Q0 CTRdiv10 Q1 Q2 Q3 G3 CT=0 C5/2,3,4+ 1，5D G4 M1 M2 3CT=9 1 1 1 Q5 CTRdiv10 CP G3 CT=0 C5/2,3,4+ 1，5D G4 M1 M2 3CT=9 Q6 23=（10111）2=（0010，0011）8421BCD 逻辑图： 注意：二进制与8421BCD码的区别！ Q0 CTRdiv10 CP D0 D1 D2 Q1 Q2 Q3 G3 5CT=0 C5/2,3,4+ D3 1，5D G4 M1 M2 3CT=9 ET EP C 2.功能表 1.逻辑符号 5. 另一种常用计数器74162简介 与74160的差别。 * 第*页 二、异步计数器 Q0 1J 1K C1 Q2 C1 CP0 1 1J 1K 1 Q1 C1 1J 1K 1 CP1 CP2 （一）异步二进制计数器 （1）基本单元：一位计数器 （2）三位计数器 状态方程： 可用T实现（T=1） 电路组成： 波形分析： Q0 Q1 Q2 1 2 3 4 5 6 7 8 CP tpd tpd tpd 从时序图可知： 状态位Q0Q1Q2在不同时刻变化 1.加法计数器 异步 * 第*页 补充：D触发器构成四位二进制异步加法计数器 1D C1 A 1D C1 B 1D C1 C 1D C1 D CP 上升沿触发 * 第*页 2.异步二进制减法计数器 电路组成： 波形分析： Q0 Q1 Q2 1 2 3 4 5 6 7 8 CP tpd tpd tpd Q0 1J 1K C1 Q2 C1 CP0 1 1J 1K 1 Q1 C1 1J 1K 1 CP1 CP2 * 第*页 先设计一个16进制计数器，计数到10时，强迫计数器清0。 CR 1J 1K C1 Q0 A 1J 1K C1 Q1 B 1J 1K C1 Q2 C 1J 1K C1 Q3 D CP R R R R （二）异步十进制计数器 方法1：异步清0法 电路图 * 第*页 时序图 1 2 3 4 5 6 7 8 9 10 CR Q3 Q2 Q1 毛刺 Q0 CP 缺点： 因为CR很窄， 所以不能可靠置0， * 第*页 不能可靠置0的改进方法： 1 1J 1K C1 QA A 1J 1K C1 QB B 1J 1K C1 QC C 1J 1K C1 QD D CP R R R R 加一个基本RS触发器，当计数器计到10时，触发器置0，使CR为低电位，直到下一个计数脉冲的上升沿到来，基本RS触发器翻转，计数器能够可靠地置0和计数。 CR * 第*页 改进的十进制计数器波形图 缺点：输出波形上有毛刺；置0需一定的时间，影响了计数速度。 1 2 3 4 5 6 7 8 9 10 CR Q3 Q2 Q1 毛刺 Q0 CP 11 * 第*页 方法2：阻塞反馈式计数器 CP 1J C1 1K 1J C1 1K 1J C1 1K 1J C1 1K Q0 Q1 Q2 Q3 电路图 Q3 Q2 Q1 Q0 1 2 3 4 5 6 7 8 9 10 CP 11 波形分析 * 第*页 1D C1 Q0 1D C1 Q1 1D C1 Q2