第三部分门电路教学课件.pptVIP

第三章 门电路 3.1 概述 集成电路(Integrated Circuit)就是将所有的元件和连线都制作在同一块半导体基片(芯片)上。 集成电路分模拟和数字两大类。 在数字集成逻辑电路中，常以“门”为最小单位。我们可按其“集成度”(一定大小的芯片上所含门的数量多少)分成： 小规模集成电路(SSI：Small Scale Integrating)，一块芯片上含1~50个门。 中规模集成电路(MSI：Medium Scale Integrating),一块芯片上含50~100个门。 大规模集成电路(LSI：Large Scale Integrating),一块芯片上含100~10000个门。 超大规模集成电路(VLSI：Very Large Scale Integrating),一块芯片上含104~106个门。 Intel做出45纳米一个门，正在研制20纳米一个门的芯片，极限9纳米一个门。 摩尔定律的基本内容是：集成电路的集成度每18个月就翻一番，特征尺寸每3年缩小1/2。 计算机界对于摩尔定律的两点推论是： 微处理器的性能每隔18个月提高一倍，而价格下降了一半。用一美元所能买到的计算机性能，每隔18个月翻两番。 集成逻辑门是以双极型晶体管(电子和空穴两种载流子均参与导电)为基础的，称为双极型集成逻辑门电路。它主要有下列几种类型： 晶体管—晶体管逻辑(TTL：Transistor-Transistor Logic)； 高阈值逻辑(HTL：High Threshold Logic)； 射极耦合逻辑(ECL：Emitter Coupled Logic)； 集成注入逻辑(I2L：Integrated Injection Logic)。 集成逻辑门是以单极型晶体管(只有一种极性的载流子：电子或空穴)为基础的，称为单极型集成逻辑门电路。目前应用得最广泛的是金属—氧化物—半导体场效应管逻辑电路(MOS：Metal Oxide Semiconductor)。MOS电路又可分为： PMOS(P沟道MOS)； NMOS(N沟道MOS)； CMOS(PMOS—NMOS互补)。 在逻辑门电路中： 正逻辑用高电平表示1，低电平表示0状态。 负逻辑用高电平表示0，低电平表示1状态。 3.2二极管门电路 半导体二极管、三极管和MOS管都用在开关状态。 二极管的开关特性： 导通=短路，有0.7V压降， 截止=断路，电阻=∞ 1．二极管与门 二极管与门由二极管和电阻组成，Vcc=5V，A、B输入高电平为VIH=3V、低电平VIL=0V， 二极管导通压降VD=0.7V。 A、B中只要有一个是低电平，必有一个二极管导通，使输出钳位为0.7V，逻辑0。 A、B同时为1，两个二极管都截止，输出3.7V ，逻辑1。 Y=A?B 2．二极管或门 二极管或门由二极管和电阻组成，Vcc=5V，A、B输入高为VIH=3V、低电平VIL=0V。 A、B中有一个是高电平，输出端电位为2.3V，逻辑1； A、B同时为低电平时，输出才是0。 Y=A+B 3.3 CMOS门电路 1．MOS管的开关特性 金属-氧化物-半导体场效应晶体管作为开关器件 1）MOS管工作原理 在漏极和源极之间加电压vDS，令栅、源极间的电压VGS=0，漏极、源极间相当于两个PN结反向串联，D-S间不导通，iD=0。 在栅源之间加正电压VGS，VGS大于VGS(th)时，形成一个N型的反型层，D-S间的导电沟道形成。VGS升高，导电沟道的截面积加大，iD增加。VGS控制iD的大小。 SiO2绝缘层电阻1012欧姆，没有iG电流 2）MOS管的输出特性 栅极电流等于0，没有输入特性曲线。 漏极输出特性曲线分为三个工作区 a)截止状态：当 VGSVGS(th)，漏源之间没有导电沟道，iD≈0，D-S间的内阻非常大，109Ω，开关断开。VGSVGS(th) 的区域称为截止区。 在VDS≈0时，导通电阻RON和VGS的关系： 表明当VGSVGS(th)，RON近似地与VGS成反比， 若要RON小，取VGS大。 在恒流区，iD大小由VGS决定，VDS的变化对iD的影响很小。iD与VGS的关系： 3）MOS管的开关等效电路 MOS管截止时漏、源之间的内阻ROFF非常大，开关断开； MOS管导通时内阻RON大约1