5_存储器试卷.ppt

* 2.利用存储器地址变换及管理单元(MMU)扩充寻址 基本思想： 利用MMU将来自CPU的m位地址变换成n位(nm)地址。前者m位地址称为逻辑地址，后者n位地址称为物理地址。逻辑地址到物理地址的变换通过MMU中的映象控制完成。 原理框图： CPU 存储器逻辑 AB MMU映像 m位 n位 存储器物理 AB DB CB 物理存储器 I/O总线 用MMU扩充寻址的原理 假设m=16，n=18，则地址变换过程如图： A15 A12 A11 A0 Y Y Y Y X X X X X X X X X X X X 映象表 逻辑地址,16个4K字节 物理地址,64个4K字节 0 1 2 14 15 Y Y Y Y Z Z Z Z Z Z Z Z Z Z Z Z X X X X X X X X X X X X A17 A12 A11 A0 0 0 0 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 由例可见，地址变换的方法一般是： 将逻辑地址的低位直接送入存储器作为物理地址的低位，而高位作为映象表的输入；经过映象变换后，将扩充后的地址位输出用作物理地址的高位。 低位、高位的划分则要根据具体要求而定。 * 5.3 高速缓存器（Cache)基本原理 为了解决“主存储器的速度始终赶不上处理器的速度”的问题，在主存和处理器之间增加一级高速缓冲存储器Cache是一种非常有效的办法。 Cache一般采用静态RAM实现，容量小于主存容量，因此速度大大高于基于动态RAM的大容量主存。 5.3.1 高速缓存器（Cache)基本结构 CPU 段(页)地址 地址索引机构 命中 高位地址 低位地址 地址总线 数据总线 置换 控制器 高速缓冲 存储器 内存 1、地址索引机构和相联存储器 2、置换控制器和置换算法（FIFO和LRU，硬件实现） 3、页面调度和映像方式 数据总线 Cache 替换机构 可装进？ 命中？ 主存Cache 地址映象 变换机构 主 存 访问主 存替换 Cache Cache 存储体 块号 块内地址 直接通路 访问主存装入Cache N N Y Y 块号 块内地址 CPU 主存地址 地址总线 Cache地址 5.3.1 Cache 的基本结构 Cache 替换机构 由 CPU 完成 Cache 存储体 主存Cache 地址映象 变换机构 5.3.2 Cache 与内存映象方式 1.全关联方式 Cache和内存均分为若干个字节数相同的页，内存中的任一页都可被调入Cache的任一页中，所调入页的页号需全部存入地址索引机构中。 2.直接映射方式 Cache中全部单元固定地划分成页，主存则划分成段，段再划分为与Cache数量和大小相同的页，Cache中的各页只接收主存中相同页号的内容。 3.分组关联方式 这是前两种方式的折衷：Cache和内存都分成对应的若干组；然后，组间直接映射，组内全关联映射。允许不同段中相同页号的内容同时存放在Cache中。 * 1.全关联方式 back * 2.直接映射方式 back * 3.分组关联方式 小结 某一 主存块 只能固定 映射到 某一 缓存块 直接 全关联 分组关联 某一 主存块 能 映射到 任一 缓存块 某一 主存块 只能 映射到 某一 缓存 组 中的 任一块 不灵活 三种映象方式的比较 成本高 * 5.3.3 Cache读/写过程： 1.读过程： 主控器(如CPU)在将主存地址送往主存、启动主存读的同时，将主存地址也送往Cache，按所用的映像方式从索引机构中提取Cache地址(如页号与页内地址)。 从Cache中读取内容，并将相应的Cache标记与主存地址中的主存页标记进行比较。 如果二者相同，访问Cache命中，将读出的数据送往访存源，不等主存的读操作结束，就可以继续下一次访存操作。 如果二者不同，表示本次访问未命中，则从主存中读出，并考虑是否需要更新Cache页内容。 Cache的读过程 CPU Cache MM CPU发出访问主存的地址 这个主存地址Cache也同时收到 若目标数据在Cache中(命中)则Cache将先于主存把数据送往CPU 若Cache没命中则主存迟早会把目标数据送往CPU * 5.3.3 Cache读/写过程： 1.写过程： 当对Cache的写操作命中时，如何确保它与相对应的主存单元内容之间的一致性，使系统运行不出错，是个至关重要的问题。 Cache的三种写入