计算机组成与结构第9章_并行组织与结构剖析.ppt

9.2 多线程与超线程处理机 2002年秋，英特尔公司推出一款采用超线程（Hyper Threading, HT）技术的Pentium 4处理机，原有的单个物理内核经过简单扩展后被模拟成两个逻辑内核。 9.2.1 指令级并行与线程级并行　 超标量处理机的水平浪费与垂直浪费 垂直浪费　　如：资源冲突会导致不能继续执行新指令 水平浪费　　如：指令相关导致多条流水线中部分流水线被闲置  9.2 多线程与超线程处理机 硬件线程的概念 　 并行的概念就从指令级并行扩展至线程级并行 多线程处理机的具体的实现方法又可分为： 细粒度多线程（交错多线程）处理机 粗粒度多线程（阻塞多线程）处理机 9.2.2同时多线程结构 同时多线程（Simultaneous Multithreading, SMT）　 结合了超标量技术和细粒度多线程技术的优点，允许在一个时钟周期内，处理机可以执行来自不同线程的多条指令，因而可以同时减少水平浪费和垂直浪费。 9.2 多线程与超线程处理机 9.2.3 超线程处理机结构 超线程技术是同时多线程技术在其Intel系列处理机产品中的具体实现。　为了支持两个硬件线程同时运行，让每级流水线中的资源通过三种方式之一复用于两个线程：　复制、分区或共享。 9.3 多处理机 多处理机系统由多个独立的处理机组成，每个处理机能够独立执行自己的程序。 并行向量处理机（PVP） 对称多处理机（SMP） 大规模并行处理机（MPP） 分布共享存储器多处理机（DSM） 9.3 多处理机 PVP SMP DSM MPP 9.3 多处理机 机群式超级计算机结构 9.4 多核处理机 9.4.1 多核处理机的优势 ——三高三低： 高并行性：可同时执行的线程数或任务数是单处理机的数倍。 高通信效率：各个处理机核只需要在核内部的相对较小的区域内交换数据。 高资源利用率：多核结构可有效支持片内资源共享。 低功耗：不再依靠提高主频改善性能。 低设计复杂度：每个核的结构相对简单。 较低的成本：各个核共享器件芯片封装和芯片I/O资源。 9.4 多核处理机 9.4.2 多核处理机的组织结构　 同构多核处理机与异构多核处理机： 同构多核（homogenous multi-core）处理机　 所有计算内核结构相同，地位对等。 异构多核（heterogeneous multi-core）处理机　 各个计算内核结构不同，地位不对等。 一般多采用“主处理核+协处理核”的主从架构。 9.4 多核处理机 9.4.2 多核处理机的组织结构　多核处理机的对称性： 对称(Symmetric MultiProcessing，SMP)多核 处理机片内包含相同结构的核，多个核紧密耦合，并运行一个统一的操作系统。 非对称(Asymmetric MulitiProcessing，AMP)多核 　若是同构多核，但每个核运行一个独立的操作系统或同一操作系统独立实例，就变成非对称多核。　AMP多核系统也可采用异构多核和共享存储器构成。 9.4 多核处理机 9.4 多核处理机 9.4.3 多核处理机的关键技术　多核处理机架构： 每个核自身的结构 每个核是否应该采用超标量技术或超线程技术 多核之间的对等性，核的数目 同构多核，阿姆达尔定律（Amdahl‘s law） 异构多核，集成图形处理机（Graphic Processing Unit，GPU）。 9.4 多核处理机 9.4.3 多核处理机的关键技术　多核系统存储结构设计：　处理机内核心数目增多，各核心采用共享存储器结构进行信息交互，对主存的访问需求进一步增加。　目前仍然采用存储器分级的方式解决存储速度问题： 采用二级甚至三级cache提高等效访问速度 片内cache容量尽可能增大 共享cache和私有cache 9.4 多核处理机 9.4.3 多核处理机的关键技术　多核处理机的cache一致性：　多核cache内容不一致的原因： 可写数据的共享 I/O活动 核间线程迁移 cache一致性的维护： 软件方法：预防 硬件方法：发现和解决——目录协议、监听协议 9.4 多核处理机 9.4.3 多核处理机的关键技术　多核处理机的核间通信与同步技术：　三种互联结构： 总线共享cache结构 交叉开关互连结构 片上网络结构 三种互联结构的相互融合 多核之间的同步和互斥 9.4 多核处理机 9.4.3 多核处理机的关键技术　 连接8个处理机核和8个内存模块的交叉开关结构 9.4 多核处理机 9.4.3 多核处理机的关键技术　 二维网状网络片上网络结构 9.4 多核处理机 9.4.3 多核处理机的关键技术　低功耗设计：　低功耗设计