晶圆级封装分解.ppt

扩散式WLP 的典型应用是嵌入式晶圆级球栅阵列(embedded wafer level ball grid array，eWLB)。 扇出WLP封装的优点 WLP 在3D 叠层封装中的应用 3D 叠层封装在缩短互联长度、减小形状因数、提高电性能等方面有着很大的优势。WLP 应用于3D封装采用倒装凸点和RDL 技术，可以实现圆片级互联，提高互联密度。 硅通孔（TSV）技术应用于WLP-3D 封装是实现垂直互联的关键，它有着提高集成度、减小互联长度、提高信号速度、降低功耗等优点，同时还可以在一个封装中实现存储器、专用IC、处理器等多功能集成封装。 TSV一般采用Cu 填充。由于Cu 和Si 的热膨胀系数不同，TSV 在热循环过程中存在着热机械可靠性问题。 高密度的TSV，要进行通孔的完全填充；中等密度的TSV，为提高可靠性、节省工艺时间和降低成本，不采用铜的完全填充，而是用电化学沉积电镀薄层铜衬里以保证电学连接，剩余的部分则采用聚合物填充。 目前WLP 的发展有 2 个主要的趋势。一个是通过减少WLP 的层数以降低工艺成本，缩短工艺时间，主要是针对I/O 少、芯片尺寸小的产品。其结构是从上述的4M 结构派生出来，主要分为3M 和2M的结构。 另一个发展方向是通过一些新材料的应用来提高WLP 性能和可靠度。主要是针对I/O 多、芯片尺寸大的产品。比如上文所提到的，锡银铜合金的焊料球虽然满足了对无铅化环保的要求，但是其回流焊的温度会比锡铅焊料球高，产品的热应力也相对较大。采用新材料，锡银铜铋合金的焊料球，因其具备较低的熔点和较好的润湿能力，故而将改善WLP在上板过程中的热应力失配问题。 圆片级封装3M 工艺机构图 圆片级封装3M 工艺机构图 晶圆级封装（WLP） WLP简介 WLP基本工艺 WLP的研究进展和发展趋势 晶圆级封装（Wafer Level Package,WLP)以BGA技术为基础，是一种经过改进和提高的CSP。有人又将WLP称为圆片级—芯片尺寸封装（WLP-CSP）。圆片级封装技术以圆片为加工对象，在圆片上同时对众多芯片进行封装、老化、测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板上。它使封装尺寸减小至IC 芯片的尺寸，生产成本大幅度下降。 圆片级封装的优势 封装加工效率高，它以圆片形式的批量生产工艺进行制造； 具有倒装芯片封装的优点，即轻、薄、短、小； 圆片级封装生产设施费用低，可充分利用圆片的制造设备，无须投资另建封装生产线； 圆片级封装的芯片设计和封装设计可以统一考虑、同时进行，这将提高设计效率，减少设计费用； 圆片级封装从芯片制造、封装到产品发往用户的整个过程中，中间环节大大减少，周期缩短很多，这必将导致成本的降低； 圆片级封装的成本与每个圆片上的芯片数量密切相关，圆片上的芯片数越多，圆片级封装的成本也越低。圆片级封装是尺寸最小的低成本封装。 圆片级封装技术的优势使其一出现就受到极大的关注并迅速获得巨大的发展和广泛的应用。在移动电话等便携式产品中，已普遍采用圆片级封装型的EPROM、IPD(集成无源器件)、模拟芯片等器件。圆片级封装技术已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD 驱动器、射频器件、逻辑器件、电源/ 电池管理器件和模拟器件(稳压器、温度传感器、控制器、运算放大器、功率放大器) 等领域。 薄膜再分布技术 一种典型的再分布工艺，最终形成的焊料凸点呈面阵列布局，该工艺中，采用 BCB /PI作为再分布的介质层，Cu 作为再分布连线金属，采用溅射法淀积凸点底部金属层（ UBM），丝网印刷法淀积焊膏并回流。 圆片级封装4M 工艺流程图 涂布第一层聚合物薄膜（Polymer Layer），以加强芯片的钝化层（Passivation），起到应力缓冲的作用。目前最常用的聚合物薄膜是光敏性聚酰亚胺（Photo-sensitive Polyimide），简称PI，是一种负性胶。 早期的WLP 选用BCB（Benzocyclobutene,苯并环丁烯）作为重布线的聚合物薄膜，但受制于低机械性能（低断裂伸长率和拉伸强度） 和高工艺成本（需要打底粘合层adhesion promoter）， 促使材料商开发PI 和PBO（Polybenzoxazole，聚苯并噁唑）。 重布线层（RDL）的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。 常见的RDL 材料是电镀铜（plated Cu）辅以打底的钛、铜溅射层（Sputtered Ti/Cu）。 RDL 对焊区重新分配布局 涂布第二层Polymer，使圆片表面平坦化并保护RDL 层。第二层Polymer经过光刻后开出新焊区的位置。 最后一道金属层