第一章数字逻辑基础me重点.ppt

ARCHITECTURE one OF incomplete IS BEGIN im_mem: PROCESS (a,b) BEGIN IF a = 1 THEN c = b; END IF; END PROCESS im_mem; END; a c b 引入锁 存效应 10 组合电路的VHDL语言描述 注意：用不完整条件语句将引入锁存效应 library ieee; use ieee.std_logic_1164.all; entity nand is port(a: in std_logic; b: in std_logic; c: out std_logic); end entity nand; architecture art1 of nand is begin c=not (a and b); end architecture art1; 例：（写）一个与非门 结构体结构图 3 VHDL程序的基本结构 并行语句在结构体中的执行是同步进行的，或者说是并行运行的，其执行方式与书写的顺序无关。 这是VHDL语言与传统软件描述语言最大的不同； 有多种语句格式，包括：并行信号赋值语句、条件信号赋值语句、选择信号赋值语句、