数字电子线路第五组合逻辑电路复习.pptVIP

5.1 编码器 5.2 译码器 5.3 数据选择器 5.5 数值比较器 5.6 加法器 5 中规模组合逻辑集成电路与应用 5.4 数据分配器 作业：5.9，5.17，5.18，仿真：4班5.6，5班5.11，6班5.20 基本要求 1）掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用； 2）学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。 1）常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 2）上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模(MSI)组合逻辑器件进行组合逻辑电路设计的一般原则是：使用芯片的个数和品种型号最少，芯片之间的连线最少 3）用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 本章小结 编码器　　 普通编码器：任何时刻只允许输入一个编码信号，若一次同时输入两个编码信号，编码输出就会产生错误。 优先编码器：允许同时输入多个编码信号，编码输出只认最优先的被编码输入信号进行编码。 　　编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N ≥M来确定位数N。 　　二进制译码器(3-8线、4-16线)、二-十进制译码器和显示译码器等。 译码器 ★利用译码器设计实现组合电路的方法： 将逻辑函数转换为最小项表达式； N个输入变量?N位地址控制信号端； 将表达式中包含的最小项对应的输出端取出连接到与非门的输入端，与非门的输出端即为逻辑函数的输出变量。 常见的数据选择器有四选一、八选一、十六选一电路。 数据选择器 确定Di，逻辑函数中包含的最小项对应的Di取1，反之取0。 ★1）N个输入变量的设计方法： N个输入变量?N位地址控制信号端； 输出变量?输出信号端； 利用n(2N)(N位地址控制)选一数据选择器设计≤N+1个输入变量的组合逻辑电路。 数据选择器 将待实现的N+1个变量的函数式化简为N变量的逻辑函数形式； 比较化简式与选择器表达式，确定Di 。Di可能为0、1、第N+1个变量的原变量或反变量。 ★2）N+1个输入变量的设计方法： N个输入变量?N位地址控制信号端； 第N+1个变量在Di中设计； 输出变量?输出信号端。 利用n(2N)(N位地址控制)选一数据选择器设计≤N+1个输入变量的组合逻辑电路。 数值比较器 对两个数字进行比较（A、B），以判断其大小的逻辑电路。（多输入，多输出） 输入：两个待比较二进制数 A、B(多位）。 输出：比较结果 F B A =1，表示A大于B F B A =1，表示A小于B F B A = =1，表示A等于B 当高位不相等时，无需比较低位，高位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 比较原则: 加法器 半加器－－不考虑低位进位的加法器。 全加器－－本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到和Sn 和该位的进位信号Cn 。 A被加数 S和数 CO进位数 ∑ CO 半加器符号 B加数 A被加数 S和数 C进位数 ∑ Cj-1 CO 全加器符号 CI低位进位数 B加数 输入 输出 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 输 入 输 出 A B Ci S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 例3: 某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 用一片74138加三个与非门就可实现该组合逻辑电路。 可见，用译码器实现多输出逻辑函数时，优点更明显。 例4:某单位举办晚会，男士持红票入场，女士持黄票入场，持绿票的不分男女均可以入场，试设计一控制入场放行的逻辑电路，并分别用分立门电路、数据选择器、译码器来实现。 解：用A为1、0表示男士、女士持票者，用B、C、D为1分别表示持有红、黄、绿票，规定每人最多只能持有1张票，有2张或2张以上者为约束项。F=1表示放行。根据要求，列真值表如下： 卡诺图为： 由真值表及卡诺图可得： 1）用分立门电路实现： 2）用数据选择器实现： 由表达式可知，可以用16选1数据选择器实现逻辑电路。 * *