组合逻辑电路新.pptVIP

译码器的作用是将表示特定意义信息的二进 制代码翻译出来，常用的有二进制译码器、 二-十进制译码器和数码显示译码器。 编码器的作用是将具有特定含义的信息编成 相应二进制代码输出，常用的有二进制编码 器、二-十进制编码器和优先编码器。 数值比较器用于比较两个二进制数的大小。 加法器用于实现多位加法运算，其单元电路有 半加器和全加器；其集成电路主要有串行进位 加法器和超前进位加法器。 同一个门的一组输入信号到达的时间有先有后， 这种现象称为竞争。竞争而导致输出产生尖峰 干扰脉冲的现象，称为冒险。竞争冒险可能导 致负载电路误动作，应用中需加以注意。 * A B C Y Y1 Y0 Y3 Y4 Y2 Y5 Y6 Y7 1 STA STB STC A0 A1 A2 74LS138 (4)画连线图 Y 74LS138 输出低电平有效， ，i = 0 ~ 7 因此，将 Y 函数式变换为 采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7 。 [例] 试用译码器实现全加器。 解： (1)分析设计要求，列出真值表 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。 列出全加器的真值表如下： 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输 出 输 入 (3)选择译码器 选用 3 线 – 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。 (2)根据真值表写函数式 Y1 Y0 Y3 Y4 Y2 Y5 Y6 Y7 1 STA STB STC Ai Si Ci-1 A0 A1 A2 CT74LS138 Ci Bi (4)根据译码器的输出有效电平确定需用的门电路 (5)画连线图 Ci Si 74LS138 输出低电平有效， ，i = 0 ~ 7 因此，将函数式变换为 【例6-22】 试用3线-8线译码器74LS138和门电路实现下列多输出逻辑函数： 解：① 将 化为最小项之和形式 ② 令 ，将 用译码器的输出 表示，因此有 ③ 根据上式式可画出 的逻辑电路图。 （2）用数据选择器实现组合逻辑函数 　　由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和。 例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 　　 当 D0 ~ D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式。 而任何一个逻辑函数都可表示成最小项表达式， 　　当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变 量有序地接数据选择器的地址输入端。 因此用数据选择器可实现任何组合逻辑函数。 CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C 。 [例] 试用数据选择器实现函数 Y = AB + AC + BC 。 该题可用代数法或卡诺图法求解。 Y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 74LS151。 代 数 法 求 解 解： (2)写出逻辑函数的最小项表达式 Y = AB + AC + BC = ABC + ABC + ABC + ABC (3) 写出数据选择器的输出表达式 Y′= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7 (4)比较 Y 和 Y′两式中最小项的对应关系 (1)选择数据选择器 令 A = A2 ，B = A1 ，C = A0 则 Y′= ABCD0 + ABCD1 + ABCD2 + ABCD3 + ABCD4 + ABCD5 + ABCD6 + ABCD7 ABC ABC ABC ABC ABC ABC ABC ABC + + + 为使 Y = Y′，应令 D0 = D1 = D2 = D4= 0 D3 = D5 = D6 = D7 = 1 (5)画连线图 74LS151 A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y Y′ A B C 1 即可得输出函数 D0 D2 D1 D4 D7 D6 D5 D3