组合逻辑部分课程.pptVIP

下载本文档

88
0
约小于1千字
约 8页
2017-04-08 发布于江苏
举报
版权申诉

组合逻辑部分课程.ppt

此“教育”领域文档为创作者个人分享资料，不作为权威性指导和指引，仅供参考

1、本文档共8页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

组合逻辑部分课程

组合逻辑部分课程设计一、注意事项： 1、以学号后两位为数值进行模6运算，结果为所需进行设计的题号。例如：学号为2902101055，55/6=9余1，则做1号题。 2、第12周周三以前发到教师邮箱：goodstudy_uestc@126.com 要求用文档形式写出verilog程序，对实际运行后的输入输出仿真波形进行屏幕截图，粘贴在文档里。以附件形式发送至邮箱。邮件和附件名称统一为：学号_题号.doc，例如2902101055_1.doc 二、组合逻辑部分课程设计题目 0号题：用连续赋值语句实现4位全加器。 1号题： 1号题：为组合逻辑电路编写一个verilog模块，该逻辑函数具有用于表示0-63整数的6个输入位N5-N0和用于指示是否是3或5的整数倍的两个输出M3和M5。 2号题：用CASE语句实现操作码的译码。要求如下. 3号题：用verilog中的if 语句设计一个优先排队电路，其框图如下：排队顺序： A=1 最高优先级 B=1 次高优先级 C=1 最低优先级要求输出端最多只能有一端为“１”，即只能是优先级较高的输入端所对应的输出端为“１”。 4号题：设A、B、C、D代表四位二进制数码，X=8A+4B+2C+D，设计一个组合逻辑电路，当输入数4＜X≤15时，它的输出Y=1，否则为0。 5号题： 8位桶形移位器是有8个数据输入位，8个数据输出位和3个控制输入位的组合逻辑电路，其输出字等于输入字的循环移位，循环移位的次数由控制输入位指定。例如，如果输入字等于ABCDEFGH（每个字母表示一位），且输入控制位为0101（5），则输出字为FGHABCDE。 * * a-b 11 a+b 10 a*b 01 a/b 00 out opcode *