第五章补充：存储器与系统总线的连接问题.pptVIP

存储器与系统总线的连接问题 8088的引脚图 SRAM芯片2114 存储容量为1024×4 18个引脚： 10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE* 存储芯片的数据线 存储芯片的地址线 存储芯片的片选端：-CS 存储芯片的读写控制线：-WR、-OE 位扩展 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组” 存储芯片的字扩展 全译码 所有的系统地址线均参与对存储单元的译码寻址 每个存储单元的地址都是唯一的，不存在地址重复 全译码示例 部分译码 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复 部分译码示例 存储芯片的读写控制 芯片-OE与系统的读命令线相连 芯片-WE与系统的写命令线相连 练习1 课本P144，图5-33 问题 1、部分译码还是全译码？ 2、写出每个存储器芯片的一个可用的地址范围。 综合举例—地址分析（P144图5.33） 练习2 课本P151，习题5-11 采用全译码方式和6264芯片（SRAM，8K×8位），在内存的40000H～43FFFH区段扩充RAM，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。 问题 1、需要几片6264？ 2、部分译码还是全译码？ 3、低位地址线A12-A0如何处理？ 4、高位地址线如何处理？ 作业：P151， 习题 5.11，5.12，5.13 * * 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET 8088 8位数据线：D0～D7 20位地址线：A0～A19 控制线： ALE、 READY IO/-M、-WR、-RD INTR、-INTA、NMI，HOLD、HLDA RESET、CLK 电源线：Vcc、GND 最大组态： -MEMR、-MEMW、-IOR、-IOW、-INTA 1 2 3 4 5 6 7 8 9 18 1716 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE* A6 A5 A4 A3 A0 A1 A2 CS* GND 涉及到四种总线的连接： 芯片的数据线不足8根，怎么办？ “位扩展” 比如，现有1K×4的芯片… 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 存储器容量不够，怎么办？ “字扩展”，或称“地址扩展”。 比如，现有16K×8的芯片，想构成64K×8的容量… A15 A14 A13 A16 C B A E3 138 2764 A19 A18 A17 A12～A0 CE Y6 E2 E1 IO/M 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12～A0 A19A18A17A16A15A14 A13 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E3 E2 E1 IO/M CE CE CE CE Y0 Y1 Y2 Y3 1 2 3 4 ××10× ××10× ××10× ××10× A19～ A15 20000H～20FFFH 21000H～21FFFH 22000H～22FFFH 23000H～23FFFH 全0～全1 全0～