静态存储器扩展实验.doc

深 圳 大 学 实 验 报 告 课程名称： 微机原理与接口技术 实验项目名称： 静态存储器扩展实验 学院： 专业： 指导教师： 报告人： 学号： 班级： 实验时间： 实验报告提交时间： 教务处制 实验目的与要求 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。 实验环境： PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 实验内容 编写实验程序，将0000H～000FH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 实验原理 存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS管组成的触发器电路，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM芯片的集成度不会太高，目前较常用的有6116（2K×8位），6264（8K×8位）和62256（32K×8位）。本实验平台上选用的是62256，两片组成32K×16位的形式，共64K字节。62256的外部引脚图如图4.1所示。本系统采用准32位CPU，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE＃有效，访问奇字节；第二个时钟周期BLE＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE＃或BLE＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图4.2所示。 图4.2 写规则字（左）和非规则字（右）简单时序图 实验单元电路图 图4.3 SRAM单元电路图 实验步骤 运行Wmd86软件, 写入代码： SSTACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8000H MOV DS, AX AA0: MOV SI, 0000H MOV CX, 0010H MOV AX, 0000H AA1: MOV [SI], AX INC AX INC SI INC SI LOOP AA1 MOV AX,4C00H INT 21H START ENDP CODE ENDS END START 将实验箱按照右图连线： 4.进行编译、链接、下载、调试。 实验结果及分析： 运行后，使用D8000:0000观察各值如下： 若把左图代码改为右图： 运行后结果如下： 其结果跟使用D8000:0000所看到的连续16个存储器里的数值一样。 造成以上几种不同结果的原因由附录可知： 存储器编址情况见下表。 附表3-1 存储器编址 信号线 编址空间 系统程序存储器 E0000H～FFFFFH 系统数据存储器 00000H～1FFFFH 扩展存储器 MY0 80000H～9FFFFH MY1 A0000H～BFFFFH 由此可见， 而存储器有两片扩展存储器。其信号线分别为MY0和MY1 物理地址分别为80000H~9FFFH和A0000H~BFFFFH.所以在上面的程序中，一开始片选连了MY0的，在物理地址为00000H~9FFFFH上面对SRAM赋值都是可行的。而在超出9FFFF的地址出赋值则不能成功。当把班上的线拔掉时，在80000H~9FFFFH上赋值