9_12数字频率计.pptVIP

下载本文档

5
0
约1.13千字
约 15页
2017-03-26 发布于贵州
举报
版权申诉

9_12数字频率计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

9_12数字频率计9_12数字频率计

9.12 数字频率计任务设计一个4位数字频率计，测量信号频率（低于10000Hz）。 1 测量模块控制模块标准时钟系统复位 COUNT_CLR 计数测量模块 COUNT_EN 待测信号 LOAD 数据锁存器锁存显示控制信号时序图 //控制模块 module fre_ctrl( clk, rst, count_en, count_clr, load ); input clk, rst; output reg count_en, load; output count_clr; always @( posedge clk ) if( rst ) begin count_en = 0; load = 1; end else begin count_en = ~count_en; load = count_en; end assign count_clr = ~clk load; endmodule //计数模块 module count10( out, cout, en, clr, clk ); output reg[3:0] out; output reg cout; input en, clr, clk; always @( posedge clk or posedge clr ) begin if( clr ) out = 0; else if( en ) if( out == 9 ) begin out = 0; cout = 1; end else begin out = out + 1; cout = 0; end end endmodule //锁存模块 module latch_16( qo, din, load ); output reg[15:0] qo; input[15:0] din; input load; always @( posedge load ) qo = din; endmodule 数字频率计功能仿真 2 显示模块动态扫描显示位 SEL0, SEL1, SEL2 送入3-8译码器段 A, B, C, D, E, F, G, DP 位扫描模块段扫描模块 LED译码模块